PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-203590

(43) Date of publication of application: 22.07.1994

(51)Int.CI.

G11C 29/00 G11C 29/00 G11C 16/06 H01L 27/115

(21)Application number: 05-000304 (71)Applicant: FUJITSU LTD


(22) Date of filing: **05.01.1993** (72) Inv

(72)Inventor: AKAOGI TAKAO

KAWASHIMA HIROMI TAKASHINA NOBUAKI YAMASHITA MINORU

RYU YASUSHI ITANO KIYOYOSHI

(54) SEMICONDUCTOR MEMORY



(57) Abstract:

PURPOSE: To obtain a device in which redundancy for word lines is effectively introduced, while stable writing and each verifying can be performed, and which has a high yield and high performance.

CONSTITUTION: This device is provided with means 101, 102 and which simultaneously select word lines in a word line block constituted with word lines of 2m out of word lines of 2n (n>m), means 101; 102 and 120 which do not select a word line block constituted with word lines of 2k in a word line block constituted with word lines of the above mentioned 2m. When word lines in the word line block of 2k in the word line block of 2m is defective, it is made non-selection, while word lines in a word line block constituted with word lines of 2k located outside of the word line block constituted with 2n are selected. (101, 102, 120; 120, 130)

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-203590

(43)公開日 平成6年(1994)7月22日

(51) Int.Cl. ⁵	識別記号	庁内整理番号	† FI			技術表示箇所	
G 1 1 C 29/00	3 0 1	B 6866-5L					
	303	G 6866-5L					
		F 6866-5L					
		6866-5L	G11C	17/00	309 F		
		7210 - 4M	H01L	27/10	434		
			審査請求 未請求	請求項の数25	(全 36 頁)	最終頁に続く	
(21)出願番号	特願平5-304		(71)出願人	000005223			
				富士通株式会	社		
(22) 出顧日	平成5年(1993)1月5日			神奈川県川崎市中原区上小田中1015番地			
			(72)発明者	赤荻 隆男			
				神奈川県川崎	市中原区上小	田中1015番地	
				富士通株式会	社内		
			(72)発明者	川嶋・博美			
				神奈川県川崎	市中原区上小	田中1015番地	
				富士通株式会	社内		
			(72)発明者	高品 信昭			
				神奈川県川崎	市中原区上小	田中1015番地	
				富士通株式会	社内		
			(74)代理人	弁理士 字井	正一(外	4名)	
						最終頁に続く	


(54) 【発明の名称】 半導体記憶装置

(57) 【要約】

【目的】 フラッシュメモリ等の電気的一括消去型の不 揮発性半導体記憶装置に関し、ワード線冗長を有効に導 入すると共に、安定した書き込みおよび各ベリファイを 可能として、高歩留りで高性能なデバイスの実現を目的 とする。

【構成】 2 本のワード線のうち2 本 (n>m)のワード線で構成されるワード線プロック中のワード線を同時に選択する手段101,102,120 と、前記2 本のワード線で構成されるワード線プロック中の2 本 (m>k)で構成されるワード線プロック中の2 本のワード線プロックを非選択する手段101,102,120 とを具備し、前記2 本のワード線プロック中の2 本のワード線プロック中のワード線に欠陥がある場合、当該2 本のワード線プロック中のワード線で構成されるワード線プロック外に存在する2 本のワード線で構成されるワード線プロック中のワード線を選択する101,102,120; 120,130ように構成する。

本発明に係る半導体配信装置の第1の形態の一実施例を 示すプロック回路図



【特許請求の範囲】

【請求項1】 複数の2・本のワード線(ML)と、複数のビット線(BL)と、該各ワード線および該各ピット線の交差個所にそれぞれ設けられ電気的に外部から閾値電圧を制御できるMISトランジスタで構成された複数の不揮発性のメモリセル(MC)と、選択されたワード線およびビット線の交点に位置するメモリセルにデータを書き込む書き込み回路(106)と、前記メモリセルに保持されたデータを検出して出力するセンスアンプ(107)とを具備する半導体記憶装置であって、

前記 2 [®] 本のワード線のうち 2 [®] 本 (n > m) のワード 線で構成されるワード線プロック中のワード線を同時に 選択する手段(101,102,120) と、

前記 2 本のワード線で構成されるワード線プロック中の2 本(m>k)で構成されるワード線プロックを非選択する手段(101,102,120)とを具備し、前記 2 本のワード線プロック中のワード線でロック中のワード線で、ながある場合、当該 2 本のワード線で料プロック中の 2 本のワード線プロック中のワード線で開放されるワード線で開放されるワード線プロック 20外に存在する 2 本のワード線で構成されるワード線プロックロック中のワード線を選択する(101,102,120; 120,130)ようにしたことを特徴とする半導体記憶装置。

【請求項2】 前記選択されたワード線を負の電圧に設定し、且つ、前記非選択状態のワード線を零ポルト若しくは正の電圧に設定するようにしたことを特徴とする請求項1の半導体記憶装置。

【請求項3】 前記2°本で構成されるワード線プロックはリアルセルブロックを構成し、前記2°本のワード線で構成されるワード線ブロックは消去ブロックを構成 30 し、且つ、前記2°本で構成されるワード線ブロック外に存在する2°本のワード線で構成されるワード線ブロックは冗長セルブロックを構成したことを特徴とする請求項1の半導体記憶装置。

【請求項4】 複数の2°本のワード線(ML)と、複数のビット線(BL)と、該各ワード線および該各ビット線の交差個所にそれぞれ設けられ電気的に外部から閾値電圧を制御できるMISトランジスタで構成された複数の不揮発性のメモリセル(MC)と、選択されたワード線およびビット線の交点に位置するメモリセルにデータを書き込む 40書き込み回路(106)と、前記メモリセルに保持されたデータを検出して出力するセンスアンプ(107)とを具備する半導体記憶装置であって、

前記2 本のワード線のうち2 本(n>m) のワード線で構成されるワード線ブロック中のワード線を同時に選択する手段(101, 102, 120) と、

前記2 本のワード線で構成されるワード線プロック中 【請求びの2 本 (m>k) で構成されるワード線プロックを非 クに分割 選択する手段(101,102,120) とを具備し、前記2 本の 該リアノワード線で構成されるワード線プロック中の非選択状態 50 06) と、

のワード線電位よりも関値が低いセルトランジスタに は、該セルトランジスタに非選択状態のワード線電位よ

は、核セルトランジスタに非選択状態のワード線電位よりも関値が高くなるように書き込みを行い、且つ、前記 2¹ 本で構成されるワード線プロック外の 2¹ 本で構成されるワード線プロックを冗長ワード線として使用するようにしたことを特徴とする半導体記憶装置。

【請求項5】 複数のワード線(WL)と、複数のビット線(BL)と、該各ワード線および該各ビット線の交差個所にそれぞれ設けられ電気的に外部から閾値電圧を制御できるMISトランジスタで構成された複数の不揮発性半のメモリセル(MC)と、選択されたワード線およびビット線の交点に位置するメモリセルにデータを書き込む書き込み回路(106)と、前記メモリセルに保持されたデータを検出して出力するセンスアンプ(107)とを具備する半導体記憶装置であって、

前記ワード線に接続されたセルトランジスタに対して該セルトランジスタに非選択状態のワード線電位よりも関値が高くなるように書き込む場合、該セルトランジスタのドレインに供給される電流を、当該セルトランジスタのチャネル電流を越えないように、前記ワード線を制御するようにしたことを特徴とする半導体記憶装置。

【請求項6】 複数のワード線(WL)と、複数のビット線(BL)と、該各ワード線および該各ビット線の交差個所にそれぞれ設けられ電気的に外部から関値電圧を制御できるMISトランジスタで構成された複数の不揮発性のメモリセル(MC)と、選択されたワード線およびビット線の交点に位置するメモリセルにデータを書き込む書き込み同路(106)と、前記メモリセルに保持されたデータを検出して出力するセンスアンプ(107)とを具備する半導体記憶装置であって、

前記センスアンプの判定電流を2つの大きさの異なるロードトランジスタをオンにする組み合せで変化させ、通常のデータ読み出し処理、消去時のベリファイ処理、および、書き込み時のベリファイ処理の3つの処理状態を実効するようにしたことを特徴とする半導体記憶装置。

【請求項7】 前記ワード線に接続されたセルトランジスタの書き込みベリファイ時および消去ベリファイ時のワード線電圧は、基準電圧(Vss)を昇圧して発生するようにしたことを特徴とする請求項1~6のいずれかの 半導体記憶装置。

【請求項8】 前記ワード線に接続されたセルトランジスタの書き込みベリファイ時および消去ベリファイ時のワード線電圧は、同一工程で作成されるPチャネル型トランジスタおよびNチャネル型トランジスタを直列にダイオード接続して構成するようにしたことを特徴とする請求項1~6のいずれかの半導体記憶装置。

【請求項9】 複数のメモリセルを有し、複数のブロックに分割されたリアルセル(208) と、

該リアルセルにおける欠陥個所を置き換える冗長セル(2 06) と、

前記リアルセルの各プロックにおける欠陥アドレスを示 す複数の欠陥アドレス指定手段(201A, Tx, 201B, Tx)

該複数の欠陥アドレス指定手段に対して共通に設けら れ、前記複数の欠陥アドレスと前記リアルセルの各プロ ックにおけるアドレスとを比較するアドレス比較手段(2 04) とを具備することを特徴とする半導体記憶装置。

【請求項10】 前記半導体記憶装置は、

前記欠陥アドレス指定手段および前記アドレス比較手段 を有する冗長回路(200)と、

該冗長回路の出力および前記分割されたリアルセルのブ ロックを指定するプロックアドレスが供給され、該指定 されたリアルセルのプロックにおけるメモリセルの選択 および非選択を制御するリアルセル選択手段(205) と、 前記冗長回路の出力および前記プロックアドレスが供給 され、前記冗長セルの選択および非選択を制御する冗長 セル選択手段(205) とを具備する請求項9の半導体記憶 装置。

【請求項11】 複数のメモリセルを有するリアルセル アレイ(208) と、

リアルセルにおける欠陥個所を置き換える冗長セル(20 6) と、

外部からのアドレス入力において欠陥のあるアドレスに **データを書き込む冗長情報記憶用セルアレイ(221: 221.** 223)と、

該冗長情報記憶用セルアレイを前記アドレス入力により 選択するセル選択回路(220) と、

該セル選択回路の出力に対応した前記冗長情報記憶用セ ルアレイの出力を読み出して、冗長信号を出力する読み 出し回路(222; 222,224)とを具備する半導体記憶装置。

【請求項12】 電気的に情報の書き換えが可能な不揮 発性のメモリセルを有し、該メモリセルに対する情報の 書き込み若しくは消去を該半導体記憶装置の内に設けた 内部アルゴリズムに従って自動的に行なう半導体記憶装 置であって、

前記内部アルゴリズムにおける前記メモリセルに対する 情報の書き込み若しくは消去時間許容値を可変にするよ うにしたことを特徴とする半導体記憶装置。

【請求項13】 前記最大パルス印加回数の変更は、出 荷試験時において、通常よりも厳しい条件となるように 40 該最大パルス印加回数を少なくするようにしたことを特 徴とする請求項12の半導体記憶装置。

【請求項14】 複数のワード線(WL)と、複数のビット 線(BL)と、該各ワード線および該各ビット線の交差個所 にそれぞれ設けられ電気的に外部から閾値電圧を制御で きるMISトランジスタで構成された複数のメモリセル (MCO) と、書き込み用電圧(Vpp) を前記メモリセルのド レインに印加する書き込み電圧供給用トランジスタ(40 6) とを具備する半導体記憶装置であって、

ISトランジスタで構成し、前記書き込み用電圧を前記 メモリセルのドレインに有効に印加するようにしたこと を特徴とする半導体記憶装置。

【請求項15】 複数のワード線(肌)と、複数のピット 線(BL)と、該各ワード線および該各ピット線の交差個所 にそれぞれ設けられ電気的に外部から閾値電圧を制御で きるMISトランジスタで構成された複数のメモリセル (MCO) と、書き込み用電圧(Vpp) を前記メモリセルのド レインに印加する書き込み電圧供給用トランジスタ(40 10 6) と、

前記書き込み電圧供給用トランジスタをNチャネル型M ISトランジスタで構成し、ゲート電極を書き込み用電 圧と該Nチャネル型MISトランジスタの閾値電圧の和 以上に昇圧する昇圧手段を具備することを特徴とする半 導体記憶装置。

【請求項16】 複数のワード線(乳)と、複数のピット 線(BL)と、該各ワード線および該各ビット線の交差個所 にそれぞれ設けられフローティングゲートへの電荷の注 入の有無により電気的に外部から閾値電圧を制御できる 20 MISトランジスタで構成された複数のメモリセルトラ ンジスタ(MC)を有するメモリセルアレイとを具備し、該 メモリセルアレイの複数のメモリセルトランジスタのフ ローティングゲートより同時に電荷の放出を行って一括 消去を行い得る半導体記憶装置であって、

読み出し時の選択ワード線に対して通常の選択電圧を印 加し、該選択ワード線に接続されたメモリセルトランジ スタを選択する第1の電源回路(5021)と、

読み出し時の非選択ワード線に対して、前記一括消去に より過剰消去状態になったメモリセルトランジスタを含 めて非選択にする第2の電源回路(5025)とを具備するこ とを特徴とする半導体記憶装置。

【請求項17】 前記メモリセルトランジスタをエンハ ンスメント型のNチャネル型MISトランジスタで構成 し、前記第1の電源回路を通常の正電圧 (Vcc) を発生 する正電圧電源として構成し、且つ、前記第2の電源回 路を前記一括消去による過剰消去でデプレッション型と して機能するようになった前記Nチャネル型MISトラ ンジスタをカットオフする所定の負電圧を発生する負電 圧電源として構成したことを特徴とする請求項16の半 導体記憶装置。

【請求項18】 複数のワード線(WL)と、複数のピット 線(BL)と、該各ワード線および該各ビット線の交差個所 にそれぞれ設けられフローティングゲートへの電荷の注 入の有無により電気的に外部から閾値電圧を制御できる MISトランジスタで構成された複数のメモリセルトラ ンジスタ(MC)を有するメモリセルアレイとを具備し、該 メモリセルアレイの複数のメモリセルトランジスタのフ ローティングゲートより同時に電荷の放出を行って一括 消去を行い得る半導体記憶装置であって、

前記書き込み電圧供給用トランジスタをPチャネル型M 50 読み出し時の選択ワード線に対して通常の電圧を印加

し、**該選択**ワード線に接続されたメモリセルトランジス タを**選択する**第1のロウデコーダ(5221)と、

該選択ワード線に接続されたメモリセルトランジスタのソースに対して所定電位の電源電圧(Vss)を印加すると共に、読み出し時の非選択ワード線に接続された全てのメモリセルトランジスタのソースに対して前記一括消去により過剰消去状態になったメモリセルトランジスタを含めて非選択状態とする電圧を印加する第2のロウデコーダ(5222)とを具備することを特徴とする半導体記憶装置。

【請求項19】 前記メモリセルトランジスタをエンハンスメント型のNチャネル型MISトランジスタで構成し、

前記第2のロウデコーダを、選択ワード線に接続された メモリセルトランジスタのソースに対して低電位の電源 電圧(Vss)を印加し、非選択ワード線に接続された全 てのメモリセルトランジスタのソースに対して選択され たビット線のレベル以上の電圧を印加するようにしたこ とを特徴とする請求項18の半導体記憶装置。

【請求項20】 前記第2のロウデコーダは、読み出し 20時の非選択ワード線に接続された全てのメモリセルトランジスタのソースに対して、前記選択されたビット線のレベルと等しい電圧を印加するようにしたことを特徴とする請求項19の半導体記憶装置。

【請求項21】 複数のワード線(ML)と、複数のビット線(BL)と、該各ワード線および該各ビット線の交差個所にそれぞれ設けられフローティングゲートへの電荷の注入の有無により電気的に外部から閾値電圧を制御できるMISトランジスタで構成された複数のメモリセルトランジスタ(MC)を有するメモリセルアレイとを具備し、該30メモリセルアレイの複数のメモリセルトランジスタのフローティングゲートより同時に電荷の放出を行って一括消去を行い得る半導体記憶装置の過剰消去となったメモリセルトランジスタを検出し、該過剰消去となったメモリセルトランジスタを検出し、該過剰消去のメモリセルトランジスタを検出し、該過剰消去のメモリセルトランジスタを検出して書き込み処理を行って該過剰消去となったメモリセルトランジスタを救済するようにしたことを特徴とする半導体記憶装置の過剰消去セル救済方法。

【請求項22】 複数のワード線(ML)と、複数のビット線(BL)と、該各ワード線および該各ビット線の交差個所 40 にそれぞれ設けられフローティングゲートへの電荷の注入の有無により電気的に外部から閾値電圧を制御できるMISトランジスタで構成された複数のメモリセルトランジスタ(MC)を有するメモリセルアレイとを具備する半導体配憶装置であって、

消去前に前記メモリセルアレイの全てのメモリセルトランジスタに対して書き込み処理を行う消去前書き込み手 段と、

該消去前書き込みが行われたメモリセルアレイの全ての メモリセルトランジスタに対して消去処理および消去べ 50 リファイを行う消去手段と、

該消去処理および消去ペリファイが行われたメモリセル アレイにおいて、過剰消去のメモリセルトランジスタを 検出する過剰消去セル検出手段と、

6

該検出された過剰消去セルに対して書き込み処理を行って過剰消去セルを救済する過剰消去セル救済手段とを具備することを特徴とする半導体記憶装置。

【請求項23】 複数のワード線(YL)と、複数のビット線(BL)と、該各ワード線および該各ビット線の交差個所10 にそれぞれ設けられ電気的に外部から関値電圧を制御できるMISトランジスタで構成された複数の不揮発性のメモリセル(MC)とを具備し、該複数の不揮発性メモリセルは、ブロックアドレスバッファからのブロック選択信号により選択される複数のセルブロック(B10,B20)を構成している半導体記憶装置であって、

前記各セルブロックは、データ消去手段を備え、且つ、 前記ブロック選択信号をラッチする手段を有し、該ブロック選択信号がラッチされたセルブロックのデータ消去 を同時に行うようにしたことを特徴とする半導体記憶装置。

【請求項24】 前記半導体記憶装置は、前記各セルプロックにおけるセルデータを判定するデータ判定回路(7271,7272)と、書き込み並びに書き込みベリファイ時の期待値データおよび消去ベリファイ時の期待値データを格納する期待値データ格納回路(7021,7022)と、前記データ判定回路の出力信号と前記期待値データとを比較し一致信号を発生する一致回路(7031,7032)と、前記各セルブロックに対する一致信号の論理積をとる論理回路(704)とを備えることを特徴とする請求項23の半導体記憶装置。

【請求項25】 前記半導体記憶装置は、前記各セルブロックにおけるセルデータを判定するデータ判定回路(7271,7272)と、書き込み並びに書き込みベリファイ時の期待値データを発生する期待値データ発生回路(7041,7042)と、前記データ判定回路の出力信号と前記期待値データとを比較し一致信号を発生する一致回路(7031,7032)と、前記各セルブロックに対する一致信号の論理積をとる論理回路(704)とを備えることを特徴とする請求項23の半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体記憶装置に関し、特に、フラッシュメモリ等の電気的一括消去型の不揮発性半導体記憶装置に関する。従来、紫外線による消去可能で電気的に書き込み可能な不揮発性半導体記憶装置としてEPROMが使用されており、また、近年、電気的に書き換え可能な不揮発性半導体記憶装置としてフラッシュメモリが注目されている。これらの不揮発性半導体記憶装置における冗長回路および書き込み回路の改良、

或いは、過剰消去対策等の改良が要望されている。 [0002]

【従来の技術】図11は本発明の第1の形態が適用され る半導体記憶装置に使用するメモリセル (MC) を示 し、電気的一括消去型不揮発性半導体記憶装置(フラッ シュメモリ) におけるセルトランジスタ (メモリセルM C) の動作を説明するための図である。同図に示される ように、セルトランジスタは、ソースードレイン間にど の領域とも絶縁されたフローティングゲートFGが設け ゲートCGを形成して構成されている。

【0003】書き込み時には、ドレイン領域DDに印加 するドレイン電圧Vd をほぼ電源電圧Vccとし、コント ロールゲートCGに印加するゲート電圧Vg を正の高電 圧(~+10ボルト程度)とし、ソース領域SSに印加す るソース電圧Vs を零ポルトとして、ドレイン端子(DD) からフローティングゲート(FG)に電子を注入してデータ "0"を書き込む。ここで、ドレイン電圧Vd には、書 き込み用の電源電圧Vppが存在すればそれを使用するこ とができる。さらに、ゲート電圧Vg に印加する高電圧 20 は上記の書き込み用電圧Vppを使用してもよく、また、 電源電圧Vccから昇圧により発生させた電圧を使用して もよい。

【0004】消去時には、ゲート電圧Vg を負の高電圧 (~-10ポルト程度) とし、ドレイン電圧 Vd をオープ ン(ドレイン領域DDをフローティング状態)とし、そし て、ソース電圧Vs を電源電圧Vccとして、フローティ ングゲート(FG)からソース端子(SS)に電子を引き抜いて 消去(データ"1"の書き込み)を行う。また、読み出 し時には、ゲート電圧Vg を電源電圧Vccとし、ドレイ 30 ン電圧Vd をほぼ1ポルト程度とし、そして、ソース電 圧Vs を零ポルトとして、ドレイン電流が流れるか否か でセルトランジスタに書き込まれているデータが"1" か "0" かを判別する。

【0005】図2は本発明に係る半導体記憶装置の第1 の形態に対応する関連技術の半導体記憶装置の一例を示 すブロック回路図である。同図において、参照符号111 はロウアドレスバッファ,112はロウデコーダ,113はコラ ムアドレスパッファ,114はコラムデコーダ,115はデータ I/O バッファ,116は書き込み回路,117はセンスアンプ,1 40 18は負電圧発生回路, そして,119はソース電源回路を示 している。また、参照符号BLはビット線、WLはワー ド線を示し、また、Wは書き込み時に高レベル"H"と なる書き込み制御信号, Eは消去時に高レベル "H" と なる消去制御信号を示している。

【0006】図2に示す半導体記憶装置において、読み 出し時には、ロウアドレスおよびコラムアドレスにより ワード線WLおよびビット線BLがそれぞれ一本ずつ選 択され、センスアンプ117 によりその選択されたメモリ セルMC(セルトランジスタ)が電流を流すかどうかに 50 より、該選択されたセルトランジスタに書き込まれてい る内容がデータ"1"或いはデータ"0"かを判別して 出力する。

【0007】データ書き込み時には、書き込み制御信号 Wを高レベル"II"として書き込み回路116 からバス線 BUSに書き込み電圧を供給し、コラムデコーダ114 に より所定のビット線BLにパス線BUSを接続し、さら に、ロウデコーダ112 によりワード線WLに書き込み電 圧を供給する。また、消去時においては、消去制御信号 られ、該フローティングゲートFGの上にコントロール 10 Eを高レベル"H"としてソース電源回路119 によりセ ルトランジスタMCのソースラインに消去電圧を印加す ると共に、コラムアドレスパッファ113 によりピット線 BLを非選択とする。さらに、ロウアドレスバッファ11 1 により所定の数のワード線WLを同時選択すると共 に、ロウデコーダ112 により選択されたワード線WLに 低レベル "L"を与え、且つ、非選択のワード線にWL に高レベル "H" を与え、そして、負電圧発生回路118 により上記低レベル"L"レベルのワード線WLを負電 圧に設定する。

> 【0008】図3は図2の半導体記憶装置におけるコラ ムアドレスバッファ113 の一例を示す回路図、図4はロ ウアドレスパッファ111 の一例を示す回路図、図5はロ ウデコーダ112 の一例を示す回路図、そして、図6はコ ラムデコーダ114 の一例を示す回路図である。まず、読 み出し時において、消去制御信号Eが低レベル"L"で あるため、図3に示すコラムアドレスパッファ113 およ び図4に示すロウアドレスバッファ111 は、入力アドレ スに対して正および負論理を出力することになる。図5 に示すロウデコーダ112 において、参照符号φは、消去 および書き込み時に所定の周波数で振幅する信号であ り、また、 φェ は、アドレス入力時しばらく高レベル "H" となる信号である。

> 【0009】図5に示すロウデコーダ112は、読み出し 時において、書き込み制御信号Wが低レベル"L"であ るため、トランジスタT1, T2 により電源電圧Vccが導 入されると共に、アドレス入力(ロウアドレスバッファ 111 からの出力) により、所定のデコーダが選択(例え ば、図5中のノードN3が高レベル"H")となる。こ の状態で、信号 ox に高レベル "H" のパルス信号が与 えられると、ノードN2, N4 が零ポルトにリセットされ ると共に、信号 φx が低レベル "L" に復帰するのに応 じてノードN2 が電源電圧Vccに充電される。さらに、 トランジスタ T_6 , T_7 のセルフプートストラップ効果に より、ノードN4 も電源電圧Vccレベルに充電される。 ここで、コラムデコーダ114 における動作も、上述した ロウデコーダ112 の動作と同様であり、結局、所定のワ ード線WLに電源電圧Vccが印加されると共に、所定の ピット線BLをセンスアンプ117 に接続するようになっ ている。

【0010】図7は図2の半導体記憶装置における書き

込み回路116 の一例を示す回路図であり、図8はソース電源回路119 の一例を示す回路図である。図7に示す書き込み回路116 において、書き込み制御信号Wが高レベル"H"で且つデータが低レベル"L"(反転レベル信号 /DATAが高レベル"II")のとき、バス線BUSには電源電圧Vccを昇圧した高電圧が供給され、これにより所定のセルトランジスタに書き込み処理を行なうことができるようになっている。ここで、/DATAは、データI/0 パッファ115 より書き込み信号として書き込み回路116 に転送される信号である。

【0011】消去時においては、消去制御信号Eは高レ ベル "H" レベルとなり、図3のコラムアドレスバッフ ァ113 においては、出力Aおよび/Aがともに低レベル "L" となる。これらの出力Aおよび/Aは、コラムデ コーダ114 に入力されて、コラム(ビット線BL) は非 選択状態となり、該ビット線BLは電気的にいかなるノ ードとも切り離される。また、ロウアドレスバッファ11 1 においては、全部でn個存在するもののうちm個に消 去制御信号Eを印加するように構成する。これにより、 2 本のワード線を図5のロウデコーダ112 により同時 20 に選択することが可能となる。尚、ロウデコーダ112 に おいては、消去制御信号Eが高レベル"H"であるた め、ノードN2 は零ポルトになり、ノードNs には高レ ベル "H" が印加される。これにより、選択されたワー ド線WLには低レベル "L" を印加し、非選択のワード 線WLには高レベル "H"を印加することが可能とな る。

【0012】ここで、低レベル"L"のワード線WLは、負電圧発生回路118により消去電圧に設定されると共に、高レベル"H"のワード線WLは、図5における30ノアゲートの出力N。の電位が常に低レベル"L"となって信号ゆがノードN。に接続された容量素子に伝達されなくなるため高レベル"H"を保持する。このとき、セルトランジスタMCのソースSSには、図8に示すソース電源回路119により電源電圧Vccが印加される。これにより、2°本のワード線を単位にしたワード線プロック中のセルトランジスタのデータを同時に消去することが可能となる。

【0013】図9は図2の半導体記憶装置におけるセンスアンプ117の一例を示す回路図である。図9に示すセ 40ンスアンプ117においては、選択されたセルトランジスタMCのドレイン電流がトランジスタT®の流すことのできる電流より大きいか、或いは、小さいかにより、該センスアンプ117出力を高レベル "H"または低レベル "L"とする。ここで、トランジスタT®、 T_{10} 、 T_{11} 、 T_{12} は、バス線BUSの電位を1ボルト程度に設定するバイアス回路を構成している。

【0014】書き込み時においては、書き込み制御信号 Wを高レベル"H"とし、信号 φを所定の周波数で振幅 させる。このとき、ノードN1には、トランジスタT4, 50 10

T₆により書き込み電圧が供給される。そして、信号 ϕ による読み出し時と同様に高レベル "H"のパルスを印加すると、ノード N_2 は書き込み電圧に充電されると共に、ノード N_4 もトランジスタ T_6 , T_7 によるセルフプートストラップ効果によりノード N_2 と同じレベルに充電される。コラムデコーダ114 におていも動作は同様であり、結局、所定のワード線WLには書き込み電圧が供給されると共に、ビット線BLは書き込み回路116 に接続されることになる。

10 [0015]

【発明が解決しようとする課題】図2~図9を参照して説明したように、関連技術としての半導体記憶装置(フラッシュメモリ)においては、消去セルブロックは、通常、512kビット程度の大きな容量を単位とされることが多く、このブロック中に欠陥セルが存在する場合には、この大きなブロックをそのまま大きな容量を有する冗長セルブロックに置き換える冗長方式しか使用できない。そのため、効率の良い(少ないスペア用セルで多くの欠陥セルを置き換える)冗長を行なうことが困難となっている。具体的に、例えば、図1中のメモリセルMC11が過剰消去となっていると、メモリセルMC11が過剰消去となっていると、メモリセルMC11が過剰消去となっていると、メモリセルMC11を介してビット線BL1 に電流が常に流れ、正確な読み出し処理および書き込み処理を行うことができない。

【0016】図10は半導体記憶装置(フラッシュメモ リ) における書き込み特性曲線の一例を示す図である。 上述した関連技術の半導体記憶装置の構成では、書き込 み用のドレイン電圧を電源電圧Vccから昇圧して使用し ているため、書き込み回路のビット線への駆動能力の限 界からピット線に大きな電流を流すとピット線電位が低 下するようになっている。過剰消去となったセルトラン ジスタの特性によっては、図10中の実線で示されるよ うに、セルトランジスタの書き込み特性曲線は、書き込 み回路116 のロードカープと書き込みの不可能な領域A でぶつかり、書き込みが不可となる事態に陥いることも 考えられる(D~B点でないと書き込みは不可)。ま た、消去および書き込みベリファイ用のワード線電圧 は、外部書き込み用電圧を降圧して使用するのが一般で あるが、本構成では、外部書き込み用電圧を使用しない 構成なので、ベリファイ動作を行なうことが困難である とともに、ワード線冗長の場合に過剰消去となったセル トランジスタを単にスペア用セル (スペア用ワード線) で置き換えてもデバイスの正常動作は望めない。この場 合、その過剰消去になったセルに再び書き込みを行うこ とにより過剰消去が解消され正常な冗長動作を実現可と できるが、過剰消去のセルは図10中のA点付近でより 電流が大きくなるため、上記理由により書き込みが更に 困難となりうる。

【0017】本発明の第1の形態は、ワード線冗長を有効に導入すると共に、安定した書き込みおよび各ベリファイを可能として、高歩留りで高性能なデバイスの実現

を目的とする。

[0018]

【課題を解決するための手段】図1は本発明に係る半導 体記憶装置の第1の形態の一実施例を示す回路図であ る。本発明の第1の形態によれば、複数の2 本のワー ド線WLと、複数のビット線BLと、該各ワード線およ び該各ビット線の交差個所にそれぞれ設けられ電気的に 外部から閾値電圧を制御できるMISトランジスタで構 成された複数の不揮発性のメモリセルMCと、選択され たワード線およびビット線の交点に位置するメモリセル 10 にデータを書き込む書き込み回路106 と、前記メモリセ ルに保持されたデータを検出して出力するセンスアンプ 107 とを具備する半導体記憶装置であって、前記2°本 のワード線のうち 2 本 (n>m) のワード線で構成さ れるワード線プロック中のワード線を同時に選択する手 段101,102,120 と、前記2 本のワード線で構成される ワード線プロック中の21 本 (m>k) で構成されるワ ード線プロックを非選択する手段101,102,120 とを具備 し、前記2 本のワード線プロック中の2 本のワード 線プロック中のワード線に欠陥がある場合、当該2 本 20 のワード線プロック中の2 本のワード線プロック中の ワード線を非選択すると共に、前記2 本で構成される ワード線ブロック外に存在する21 本のワード線で構成 されるワード線プロック中のワード線を選択する101.10 2,120; 120,130ようにしたことを特徴とする半導体記憶 装置が提供される。

[0019]

【作用】本発明の半導体記憶装置の第1の形態によれ ば、2 本のワード線プロック中の2 本のワード線プ ロック中のワード線に欠陥がある場合、2 本のワード 30 線プロック中の21 本のワード線プロック中のワード線 を非選択すると共に、2'本で構成されるワード線プロ ック外に存在する2 本のワード線で構成されるワード 線プロック中のワード線を選択するようになっている。 ここで、書き込み処理に付いては、ゲート電圧を制御し て、後述する図10中の点線のような書き込み回路の口 ードカーブの電流値を越えないようにセルの書き込みカ ーブを実現させ書き込みを行なえばよい。また、ベリフ ァイに関しては、ワード線電圧をVccの昇圧および降圧 により発生させるか、或いは、センスアンプのデータ判 40 定電流値を制御する。さらに、過剰消去のセルを冗長救 済するには、過剰消去になったセルに対して再びデータ を書き込んだ後に冗長を行なう。

【0020】以上により、本発明の半導体記憶装置の第 1の形態によれば、効率の良いワード線冗長が可能となり、また、外部書き込み電源をなくした場合(例えば、5ボルト単一電源)にした場合でも効果的に書き込みができる。さらに、本発明の半導体記憶装置の第1の形態によれば、過剰消去のセルにも書き込むことが可能となり、過剰消去セルの冗長も可能になると共に、ベリファ 50 12

イも良好に行なうことができる。

[0021]

【実施例】以下、図面を参照して本発明に係る半導体記 憶装置の各実施例を説明する。まず、図1および図11 ~図19を参照して本発明に係る半導体記憶装置の第1 の形態を説明する。図1は本発明に係る半導体記憶装置 (フラッシュメモリ) の第1の形態の一実施例を示すプ ロック回路図である。図1から明らかなように、本実施 例の半導体記憶装置は、図2に示す関連技術の半導体記 憶装置に対して、入力アドレスと不良アドレスを比較す る一致回路120、および、冗長ロウデコーダ130 が追加さ れた構成となっている。ここで、本実施例の半導体記憶 装置におけるロウアドレスパッファ101,ロウデコーダ10 2, コラムアドレスパッファ103, コラムデコーダ104, デー タI/0 バッファ105, 書き込み回路106, センスアンプ107, 負電圧発生回路108,および、ソース電源回路109 は、図 2の関連技術の半導体記憶装置におけるロウアドレスバ ッファ111, ロウデコーダ112, コラムアドレスパッファ11 3, コラムデコーダ114, データI/0 バッファ115, 書き込み 回路116, センスアンプ117, 負電圧発生回路118, および、 ソース電源回路119 に対応するものである。

【0022】本実施例における動作を説明すると、まず、読み出し時および書き込み時においては、一致回路120に格納された不良アドレスと入力されるアドレスが一致した場合、該一致回路120からの出力信号はロウアドレスバッファ101および冗長ロウデコーダ130に入力され、ロウデコーダ130を選択状態にすると共に、冗長ロウデコーダ130を選択状態にする。これにより、欠陥セルをアクセスする代わりに冗長セルをアクセスすることができる。消去時においては、消去制御信号Eが高レベル"H"となり、コラムアドレスバッファ103、ロウアドレスバッファ101、ロウデコーダ102、一致回路120、および、冗長ロウデコーダ130に入力される。

【0023】まず、セルアレイ中に欠陥セルトランジス 夕(欠陥セル)が存在しないとき(冗長していないと き)は、上述したのと全く同様の動作をする。すなわ ち、一致回路120 からの冗長制御信号REDは、いずれ の回路をも冗長動作させないような論理となっている。 次に、或るリード線上に欠陥セルが存在し、一致回路12 0 にその欠陥セルのアドレスが格納されている場合を考 える。本実施例では、全体のワード線数を2"本とし、 消去ブロックの大きさは2 本のワード線で構成され、 また、21 本のスペアワード線を備えた構成を例にして いる。書き込み時および読み出し時を考えると、一致回 路120 中の不良アドレス格納用メモリ素子のビットの必 要数はn-k個となり、また、消去ブロック中のワード 線の数は2 本なので消去プロックを選択するためには n-m個のアドレスのピット数が必要となる。消去時に おいては、或る2º 本で構成されるワード線プロックを 選択するためn-m個のワード線ブロック選択アドレス

1.3

が入力されることになる。この入力アドレスは、一致回 路120 に格納されたn-k個のアドレスピットのうちn -m個の上位からのアドレスと比較され、もし、この人 カアドレスと格納されているn-m個のアドレスが一致 したとすると、欠陥を含む21 本のワード線プロックが その消去ブロック中に存在することを示す。

【0024】上記した2 本で構成されるワード線プロ ック中で、欠陥を含んだ21 本で構成されるワード線ブ ロックを示すアドレス情報は、一致回路120 に格納され たアドレス情報のうちm-k個で示される残りのピット で示されることになる。すなわち、本実施例の半導体記 憶装置は、m-k個のアドレスで指定される2 本のワ ード線プロック中の21 本で構成されるワード線プロッ クを、ロウデコーダ102 により非選択とすると共に、n -m個のアドレスが一致した場合に、消去時には、冗長 ロウデコーダ130 を選択して2 本で構成される消去ブ ロックの内の21 本単位で構成したワード線プロックの 消去冗長を行うことができるようになっている。

【0025】図12は図1の半導体記憶装置におけるロ ウアドレスパッファ101 の一例を示す回路図、図13は 20 ロウデコーダ102 の一例の要部を示す回路図、そして、 図14は一致回路120の一例を示す回路図である。図1 2に示されるように、全体でn個のロウアドレスバッフ ァ101 の内、下位のm個には消去制御信号Eが入力さ れ、これにより、2 本のワード線が消去時に全選択さ れることになる。ここで、上記m個のアドレスバッファ の内のいずれか一つには冗長制御信号REDが入力さ れ、これにより、書き込み時および読み出し時におい て、冗長制御信号REDが高レベル"H"のとき(不良 アドレスと入力アドレスが一致したとき) ワード線WL 30 を非選択とするようになっている。

【0026】ここで、冗長制御信号REDは、図14に 示す一致回路120 の出力信号であり、この一致回路120 は、21 本のワード線プロックを21 本のワード線中か ら選択するために必要なアドレス記憶用ヒューズと、冗 長使用の信号を記憶するヒューズ(RUSE)を備えて いる。そして、消去時以外は、消去制御信号Eが低レベ ル "L" なので、全てのヒューズの情報と入力アドレス が一致しないと冗長制御信号REDは高レベル"H"と はならないが、消去のときは、アドレス Amm + 1 ~ A 40 xxx (すなわち上位n-m個のアドレス)が一致するだ けで冗長制御信号REDが高レベル"H"となる。ま た、アドレス Arak+1 ~ Aram (m-k個のアドレス) のヒューズのデータは直接外部にとり出され、図12に 示すナンドゲートに入力される。これにより2 本中の ワード線のうち 24 本のワード線で構成されるブロック を非選択とすることができる。また、同時に、冗長制御 信号REDは冗長用ロウデコーダに入力され、スペアワ ード線を選択するため2 本のワード線で構成される消 去プロック中の24 本で構成される任意のワード線プロ 50

ックを冗長することが可能となる。

【0027】ところで、フラッシュメモリにおいては、 過剰消去による不良で歩留りを下げることがよくある。 上述した半導体記憶装置の構成では、ビット線がスペア セルとリアルセルで共通となっているため、スペアセル で過剰消去セルを置き換えただけでは、冗長救済するこ とはできない。具体的に、例えば、図11においてメモ リセル(セルトランジスタ)MC11が過剰消去セルとす ると、該過剰消去セルMС11を冗長セルMС R11で置き 換えた場合、ワード線WL1 を低レベル "L" にしても 過剰消去セルMC11が電流を流すため、このビット線B L1 上に存在するセルのデータ (データ "0") を正常 に読み出すことはできないからである。しかしながら、 この問題は、過剰消去セルを冗長する前に、そのセルに データ"0"を書き込み、すなわち、フローティングゲ ートへ電子を注入し、その後に冗長を行なえば容易に解 決することができる。

14

【0028】過剰消去されたセルにおいては、フローテ ィングゲートが正に帯電しているために、図10に示す セルの書き込み特性曲線において、A点の電流がさらに 増すことになり、書き込みがおこなえないことになる。 これを解決するには、書き込み時にゲートレベルを制御 してA点付近のセルトランジスタの電流が書き込み回路 106 のロードカーブを越えない状態を作るように制御す る必要がある。これを実現するには、書き込み時にワー ド線WLを連続パルス状に動作させることで容易に行な うことができる。すなわち、ワード線WLを連続パルス 的に動作させた場合、図10の書き込み特性曲線におい ては、ワード線WLが低レベル"L"から高レベル "H"へ、或いは、髙レベル"H"から低レベル"L" への遷移中に、必ず曲線C (図10中の破線の特性曲 線)を実現することができ、フローティングゲートの状 態がいかなる場合においても書き込みが可能となる。

【0029】図15は図1の半導体記憶装置におけるロ ウデコーダ102 の一例の要部を示す回路図であり、図5 を参照して説明した関連技術の半導体記憶装置のロウデ コーダ112 における入力部Bに対応する回路構成を示す 図である。ここで、図15のノアゲートの入力に供給さ いる。これにより、図5中のノードN2の電位を零ポル トと書き込み電位との間で連続的に振幅させることがで き、ワード線WLに連続パルスを与えることが可能とな る。ここで、書き込み処理および消去処理は、ベリファ イを行いながら実行するのが一般的であり、また、これ らのベリファイは、ベリファイ電圧をワード線に印加し てデータを読み出すことによって実行するのが一般的で ある。また、ベリファイ電圧は、デバイスの周囲環境が 変化(電源電圧等が変化)しても一定であることが望ま しいが、そのためには、デバイスの基準電位(Vss)を 基準にして昇圧により作成するのが有効である。尚、パ

ルスを与える以外にも、ワード線に対して中間**電**圧を生成する回路を用いてもよい。

【0030】図17は図1の半導体記憶装置におけるベリファイ電圧発生回路150の一例を示す回路図であり、図5に示すロウデコーダ回路112(102)中のノードN1に印加するベリファイ電圧を発生するための回路である。図17に示されるように、ベリファイ電圧発生回路150は、クランプ回路151、発振回路152、および、昇圧回路153より構成されている。クランプ回路151において、トランジスタT13、T14はクランプ電圧を決定する回路で 10ありPチャネル型およびNチャネル型のMOSトランジスタが直列にダイオード接続されている。ここで、CMOSプロセスにおいて、各チャネル領域の作成は同一工程で行なわれるため、各トランジスタにおけるしきい値のずれは相補的に打ち消され、その結果、安定したクランプ電圧が得られることになる。

【0031】トランジスタ T_{15} は、しきい値が~零ポルトのNチャネル型MOSトランジスタであり、発振回路 152 に対してクランプ電圧を供給するようになっている。また、昇圧回路153 は、低電源電圧(接地電圧)V ssを基準に動作し、これにより、ベリファイ電圧(ノード N_1 の電位)は、電源電圧に左右されずに安定した値とすることができる。さらに、消去ベリファイおよび書き込みベリファイは、その電圧値が異なるが、これは、クランプ回路151 のトランジスタの段数(T_{13} , T_{14} ; ……)を変えれば容易に所定の電位のクランプ電圧を発生することができる。ここで、参照符号 V_1 は、ベリファイ時に高レベル "H"となる信号である。尚、各ベリファイは、センスアンプの判定電流を変化させることでも実現することができる。

【0032】図18は図1の半導体記憶装置におけるセンスアンプ107の一例を示す回路図である。同図に示されるように、センスアンプ107は、ロード用トランジスタとしてPチャネル型トランジスタ T_{11} , T_{12} を備えている。ここで、各トランジスタの電流供給能力は、 T_{11} > T_{12} の関係にある。また、フラッシュメモリの読み出しモードには、消去ベリファイ,通常読み出し,および,書き込みベリファイの3つのモードがある。そして、これら3つのモードにおけるロードトランジスタ(トータル)の大きさは、消去ベリファイ〉通常リード 40 >書き込みベリファイの関係が必要となる。尚、図18の回路における上記の関係は、消去ベリファイ時: V_{11} = V_{12} = "L"、通常リード時: V_{11} = "L"、 V_{12} = "H"、書き込みベリファイ時: V_{11} = "L"、 V_{12} = "H"、 V_{11} = "L"、 V_{12} = "L"として実現できる。

【0033】図19は図18のセンスアンプに供給する 制御信号Vx1, Vx2を作成する論理回路の一例を示す回 路図である。同図において、参照符号Wvは書き込みベ リファイ信号、Evは消去ベリファイ信号を示してい る。本構成を採用した場合には、ベリファイ電圧の発生 50 に必要なロウデコーダの電源回路を簡略化することができるという利点がある。このように、本構成によれば、

ロードコントロール用の論理回路を追加することにより、フラッシュメモリにおける消去ベリファイに適用することが可能となる。

16

【0034】次に、図20~図28を参照して本発明に係る半導体記憶装置の第2の形態を説明する。図20は本発明に係る半導体記憶装置の第2の形態に対応する従来の半導体記憶装置における冗長回路210の一例を示すプロック回路図である。同図において、参照符号211はヒューズを示し、不良アドレスを記憶させるための素子(欠陥アドレス指定手段)であり、切断しているかどうかでアドレスの高レベル"H"または低レベル"L"を記憶させるようになっている。また、参照符号214はアドレス比較回路を示し、ヒューズ211の情報と外部入力

アドレスが一致しているかどうかを比較判別するものであり、一致すると、例えば、アドレス一致信号を高レベル "H" とするようになっている。

【0035】図21は図20に示す従来の冗長回路の構成例を示す図である。同図に示す冗長回路210の構成例においては、図20に示す冗長回路210を複数個設け、それらの出力をナンドゲートおよびインバータを介して出力することにより冗長信号を作成するようになっている。そして、各入力アドレスが全ての冗長回路210におけるヒューズ(211)の情報と一致する場合にだけ、冗長信号を高レベル"H"とし冗長セルのデータを読み出すようになっている。

【0036】図22は図21に示す従来の冗長回路2100を使用した半導体記憶装置の一例を示すブロック図である。同図に示す半導体記憶装置全体の構成図において、冗長回路2100から冗長信号が出ると、リアルセル選択回路217によりリアルセル218の読み出しが禁止され、代わりに冗長セル選択回路215により冗長セル216の読み出しが行われる。これにより、欠陥のあるリアルセル部分を冗長用セルで置き換えるようになっている。ここで、図22において、参照符号219は、冗長セル216またはリアルセル218の選択されたセルトランジスタ(メモリセル)のデータを読み出すデータ読み出し回路を示している。

【0037】上述した従来の方法では、ヒューズ1つに対してアドレス比較回路が1つ必要になるため、多数の欠陥部分を置き換えるには、その置き換え数だけのヒューズおよびアドレス比較回路が必要となる。その結果、従来の冗長回路では、チップ面積の増大を引き起こすと共に、コストアップにもなっている。このように、半導体記憶装置における従来の冗長方式では、回路数の増加から、置き換え数が増加した場合にチップ面積が増加し、また、コストアップにも繋がるという解決すべき課題がある。

7 【0038】図23は本発明に係る半導体記憶装置の第

2の形態における冗長回路の一実施例を示すプロック回 路図である。同図から明らかなように、本実施例の冗長 回路200 においては、図20の冗長回路210 におけるヒ ューズ211 として、トランジスタT。およびヒューズ20 1Aと、トランジスタT。およびヒューズ201Bとを設け、 外部入力アドレスAn (/An:アドレスAn の反転信号) の論理によりヒューズ201A, 201B が選択されるようにな っている。ここで、アドレスAn (/An)は、複数のプロ ックに分割されたリアルセルを選択するプロック選択ア ドレスを示す上位アドレスを示している。このように、 本実施例の冗長回路200 によれば、1つのアドレス比較 回路214 を2つのヒューズ201A,201B で共用することに よって、全体としてのアドレス比較回路214 の数を削減 し、チップ面積の増大およびコストアップを抑えるよう になっている。

【0039】図24は図23に示す本発明の冗長回路が 適用される半導体記憶装置におけるリアルセル208 およ び冗長セル206 の構成を示す図である。同図に示される ように、リアルセル208 は、例えば、ブロック選択アド レスAn が低レベル"L"で選択される第1のリアルセ 20 ルプロック208A、および、プロック選択アドレスAnが 高レベル "H" (/An が低レベル "L")で選択される第 2のリアルセルブロック208Bにより構成されている。ま た、冗長セル206 も、例えば、第1のリアルセルブロッ ク208Aを冗長するための第1の冗長セルブロック206A, および、第2のリアルセルブロック208Bを冗長するため の第2の冗長セルプロック206Bにより構成されている。 これにより、分割されたリアルセルのプロック206A, 206 B に共通なアドレス (例えば、A₁₋₁, A₁₋₂, …) が欠陥 セルを含んでいる場合には、ブロックアドレスAnの論 30 理により指定されたプロックにおいて、欠陥を含むリア ルセルの所定範囲を冗長セルに置き換えるようになって いる。

【0040】図25は図23に示す本発明の冗長回路を 使用した半導体記憶装置の一例を示すブロック図であ る。同図に示す半導体記憶装置全体の構成図において、 冗長回路200 から冗長信号が出ると、リアルセル選択回 路207 によりリアルセル208 の読み出しが禁止され、代 わりに冗長セル選択回路205 により冗長セル206 の読み 出しが行われる。ここで、図22および図24の半導体 40 記憶装置のブロック図の比較から明らかなように、本実 施例の半導体記憶装置においては、アドレス入力(プロ ック選択アドレスAn)が冗長セル選択回路205 にも供給 され、冗長回路200 におけるアドレスAn の論理により 選択されるヒューズ201A、201B に対応した冗長セル206 A, 206B を選択するようになっている。すなわち、冗長 セル選択回路205 には、ブロックアドレスAn が入力さ れ、該ブロックアドレスAn により選択されるリアルセ ルブロック208A, 208B に対応した冗長セル206A, 206B を

において、参照符号209 は、冗長セル206 またはリアル

セル208 の選択されたセル (メモリセル) のデータを読 み出すデータ読み出し回路を示している。

18

【0041】以上により、複数の冗長セル206A,20Bに対 してアドレス比較回路204 を共通に使用して、図22に 示す従来の半導体記憶装置と同様に、欠陥のあるリアル セル部分を冗長用セルで置き換えることができる。ここ で、以上の説明では、1ビットのブロック選択アドレス An が2分割されたリアルセルの一方を選択するように 構成されているが、例えば、2ビットのプロック選択ア ドレスAn, An-1 により4分割されたリアルセルの一つ を選択すると共に、4分割された冗長セルの一つを選択 するように構成してもよい。

【0042】図26は本発明に係る半導体記憶装置の第 2の形態における冗長回路の他の実施例200'を示すプロ ック回路図である。同図において、参照符号220 はセル 選択回路, 221, 223は冗長情報記憶用セルアレイ, 222, 224 は読み出し回路を示している。図26に示されるよう に、本実施例の冗長回路200'は、2組みの冗長情報記憶 用セルアレイ221,223 および読み出し回路222,224 を備 えている。

【0043】 冗長情報記憶用セルアレイ221,223 は、例 えば、EPROM等の複数の不揮発性メモリセルトラン ジスタで構成され、外部からの入力アドレスにおいて欠 陥のあるアドレスにデータを書き込むために使用されて いる。セル選択回路220 は、冗長情報記憶用セルアレイ 221,223 をアドレス入力により選択するようになってい る。読み出し回路222,224 の出力は、アンドゲート225 A, 225B, 225C, 225D およびインバータ226A, 226B を介し て、4つの冗長信号として出力されるようになってい る。ここで、本実施例では、2つの冗長情報記憶用セル アレイ221,223 から2ピット並列にデータを読み出すよ **うになっており、4個所の欠陥部分に対して冗長セルへ** の置き換えを行えるようになっているが、3ビット以上 のデータを並列に読み出すように構成することができる のはいうまでもない。

【0044】図27は本発明に係る半導体記憶装置の第 2の形態における冗長回路のさらに他の実施例200"を示 すブロック回路図であり、図28は図27に示す本発明 の冗長回路を使用した半導体記憶装置の一例を示すプロ ック図である。図26に示す冗長回路200'では、複数ビ ット(2ビット)を並列に読み出す方式を示したが、単 ービットのみを読み出し、リアルセル208 における複数 の欠陥部分を冗長セル206 で置き換えることもできる。

【0045】図27に示す冗長回路200"では、アドレス 入力により単一ビットを読み出し、その論理により冗長 信号を出力するようになっている。そして、図28は、 図27に示す冗長回路200"を使用した半導体記憶装置の 構成を示す。ここで、冗長セル選択回路205'およびリア 選択して冗長処理を行うようになっている。尚、図24 50 ルセル選択回路207 には、冗長回路200"から冗長信号が

供給されると共に、アドレス入力の一部(リアルセルの ブロック選択アドレスAn)が供給されている。これによ り、複数の冗長セルの内、どの冗長セルを使用してリア ルセルの冗長を行うかが決定される。

【0046】次に、図29~図32を参照して本発明に 係る半導体記憶装置の第3の形態を説明する。ところ で、近年、電気的に情報の書き込み/消去が可能な不揮 発性半導体記憶装置、特に、フラッシュメモリと呼ばれ るものにおいて、書き込み若しくは消去を内部アルゴリ ズムによって自動的に行なうモードを有するものが提案 10 されている。

【0047】このような、フラッシュメモリにおいて、 書き込み(或いは、消去)は、まず、書き込みパルスを 印加してから読み出し処理(ベリファイ)を行ない、こ の読み出し処理で十分な書き込み深さに達していなけれ ば、再度書き込みパルスを印加するということを繰り返 し行なう方法が適用されている。そして、上記書き込み パルスの最大印加回数(ベリファイの回数)を仕様上規 定しており、この制御は全て外部から制御されるように なっている。

【0048】また、最近のフラッシュメモリでは、この アルゴリズムを内部にもたせて自動的に書き込み若しく は消去を行なわせるものが提案されている。この自動的 に書き込みや消去を行う方法ではユーザに対して、その 最大書き込み(消去)時間を提示するようになってい る。しかし、例えば、半導体記憶装置(フラッシュメモ リ) 出荷試験において、最大時間だけでは、書き換え回 数の増大による書き換え回数の劣化に対する保証ができ ず、出荷試験を通過した半導体記憶装置がユーザ側で不 良になってしまう可能性がある。

【0049】そこで、本発明に係る半導体記憶装置の第 3の形態は、ユーザ側での最大回数とは別に、製造側で の試験(例えば、出荷試験)時には、劣化による書き換 え時間の増大を見込んだ最大回数で試験することによっ て、ユーザ側での最大回数を保証することを目的とす る。図29は本発明に係る半導体記憶装置の第3の形態 における基礎となる内部書き込みアルゴリズムの一例を 示すフローチャートである。

【0050】まず、書き込み処理が開始されると、ステ ップS301 において、書き込みパルスが印加され、さら 40 に、ステップS302 に進んで、ベリファイを行う。すな わち、ステップS302 において、読み出しが行われて、 十分な書き込み深さに達しているかどうかが判別され る。このステップS302 において、十分な書き込み深さ に達していると判別されると、書き込み処理は終了し、 また、十分な書き込み深さに達していないと判別される と、ステップS303 に進んで、パルス回数がNに達した かどうかが判別される。すなわち、ステップS303 にお いて、ベリファイの回数が予め定められたNに達したか

20

1 およびステップS302 の処理を繰り返し、また、Nに 達していれば、書き込み失敗となる。すなわち、書き込 みパルスをN回印加してもセルトランジスタに対する十 分な書き込み処理が行えないことになる。

【0051】本発明の第3の形態においては、例えば、 **書き込みパルスの最大パルス印加回数を通常のNよりも** 少ない数のnにより出荷試験を行い、通常よりも厳しい 条件により出荷試験を行うようになっている。このよう に、本発明の第3の形態によれば、劣化による書き換え 時間の増大を見込んだ最大回数n(n<N)により出荷 試験を行うことによって、ユーザ側での最大回数Nを保 証することができる。

【0052】図30は本発明の半導体記憶装置の第3の 形態の一実施例を示すプロック図である。同図におい て、参照符号311 は書き込み制御回路,312は書き込みパ ルス発生回路, 313はセルアレイ, 314はパルスカウンタ, 3 15はスイッチ部,316は停止信号発生回路,そして,317は 髙電圧検出回路を示している。書き込み制御回路311 は、外部制御信号および書き込み停止信号を受け取り、 書き込みパルス発生回路312 を制御してセルアレイ313 の各セルトランジスタへの書き込み処理を行うようにな っている。書き込みパルス発生回路312 の出力(書き込 みパルス) は、セルアレイ313 に供給されると共に、パ ルスカウンタ314に供給され、印加された書き込みパル スの回数(ベリファイの回数)をカウントするようにな っている。尚、パルスカウンタ314 は、容易にカウント 数を加えられるように、ナンド回路の入力に対して直接 入力する配線と、インバータの出力の配線を予め作り込 んでおき、製造工程においてナンド回路とそれらの配線 30 を選択的に接続してもよい。

【0053】スイッチ部315は、通常の最大パルス印加 回数Nと、例えば、出荷試験時の最大パルス印加回数n (n>N)とを切り替えるようになっており、また、停 止信号発生回路316 は、上記選択された最大パルス印加 回数Nまたはnに応じて書き込み停止信号WSを書き込 み制御回路311 に供給する。ここで、スイッチ部315の 切り替え動作は、高電圧検出回路317 から外部高電圧が 印加されているかどうかを検出して出力されるスイッチ 制御信号SCに応じて行われる。

【0054】図31は図30の半導体記憶装置における 要部の回路例を示す図であり、図32は図31の回路の 動作を説明するためのタイミング図である。ここで、図 31および図32において、参照符号QCOiはパルスカウ ントの各段数出力を表わしている。図31および図32 に示されるように、通常の最大パルス印加回数Nに対応 するストップ信号WS(N)は、パルスカウント出力QCO 2, QC03, QC04から作成され、また、例えば、出荷試験時 の最大パルス印加回数nに対応するストップ信号WS (n) は、パルスカウント出力QC00, QC01, QC02から作成さ どうかが判別され、Nに達していなければ、ステップ30-50-れるようになっている。ここで、高電圧検出回路 (\mathtt{BWCMG})

N)317 の出力(スイッチ制御信号)SCが低レベル "L"のとき、すなわち、高電圧が印加されていないとき、通常の最大パルス印加回数Nに対応するストップ信号WS(N)がパルス信号QC00の21回目のタイミングで出力される。逆に、高電圧検出回路317 の出力SCが高レベル "H"のとき、すなわち、所定の端子に対して高電圧が印加されているとき、例えば、出荷試験時の最大パルス印加回数nに対応するストップ信号WS(n)がパルス信号QC00の4回目のタイミングで出力される。

【0055】以上の説明では、例えば、ストップ信号W 10 Sが出力されるまでの書き込みパルスの印加回数を通常時(ユーザ使用時)と、出荷試験時とで変化させるように構成したが、書き込みパルスの印加回数の代わりに、書き込みパルスのパルス幅を変化させるように構成してもよい。すなわち、例えば、出荷試験時には、書き込みパルスのパルス幅を通常よりも厳しい条件となるように短くするように構成してもよい。尚、この場合にも、例えば、出荷試験時における書き込みパルスのパルス幅の短縮は、所定の端子に対する高電圧の印加を検出して行うようにしてもよい。さらに、以上の説明は、書き込み 20 処理について説明したが、消去処理についても同様である。

【0056】このように、本発明の半導体記憶装置の第3の形態によれば、内部アルゴリズムにおけるメモリセルに対する情報の書き込み若しくは消去の許容値を可変にすることによって、例えば、出荷試験を通過した半導体記憶装置がユーザ側で不良になることを防止することができる。次に、図33~図36を参照して本発明に係る半導体記憶装置の第4の形態を説明する。

【0057】図33は本発明に係る半導体記憶装置の第 304の形態におけるメモリセル (MC。)を示し、電気的一括消去型不揮発性半導体記憶装置 (フラッシュメモリ) におけるセルトランジスタ (メモリセルMC。)の動作を説明するための凶である。同図に示されるように、セルトランジスタは、ソースードレイン間にどの領域とも絶縁されたフローティングゲートFGが設けられ、該フローティングゲートFGの上にコントロールゲートCGを形成して構成されている。

【0058】まず、読み出し時には、ゲート電圧Vgを電源電圧Vccとし、ドレイン電圧Vdをほぼ1ボルト程 40度とし、そして、ソース電圧VsをグランドレベルVssとして、ドレイン電流が流れるか否かでセルトランジスタに書き込まれているデータが"1"か"0"かを判別する。また、書き込み時には、ドレイン領域DDに印加するドレイン電圧Vdを高電圧(通常、Vcc<高電圧</td>

 Vpp)とし、コントロールゲートCGに印加するゲート電圧Vgを書き込み用電圧Vpp(~+10ボルト程度)とし、ソース領域SSに印加するソース電圧VsをグランドレベルVssとして、ドレイン端子(DD)からフローティングゲート(FG)に電子を注入してデータ"0"を書き込 50

む。ここで、近年の書き込み用電圧の低電圧化に伴って、書き込み用電圧を効率よくドレイン端子に印加する 必要性が強くなっている。

【0059】図34は本発明の半導体記憶装置の第4の形態に対応する関連技術としての半導体記憶装置(フラッシュメモリ)の一例を示すプロック回路図である。同図において、参照符号411はロウアドレスパッファ、412はロウデコーダ、413はコラムアドレスパッファ、414はコラムデコーダ、415はパッファ回路、416は書き込み電圧供給用トランジスタ、417はセンスアンプ、そして、418はパス線を示している。また、参照符号BLはビット線、WLはワード線を示し、また、/WDは書き込みデータ(反転レベル)、Wは書き込み制御信号を示している。【0060】図34に示す半導体記憶装置において、読

み出し時には、ロウアドレスおよびコラムアドレスによりワード線WLおよびピット線BLがそれぞれ一本ずつ選択され、センスアンプ417によりその選択されたメモリセルMC。(セルトランジスタ)が電流を流すか否かにより、該選択されたセルトランジスタに書き込まれている内容がデータ"1"或いはデータ"0"かを判別して出力する。

【0061】データ書き込み時には、書き込み制御信号 Wにより、各ワード線およびビット線の選択信号が書き 込み用電圧Vppとされる。このとき、書き込みデータ/ WDが入力されるとトランジスタ416 がオンして、バス 線418(セルトランジスタMC。のドレイン端子) に対して 書き込み用電圧Vpp(トランジスタ416 の閾値電圧分だ け低い電圧)が印加される。ここで、図34に示すフラ ッシュメモリ(半導体記憶装置)においては、例えば、 書き込み用電圧Vppとして十分に高い電圧を使用するこ とが可能だったので、書き込み電圧供給用トランジスタ 416 は、Nチャネル型MOSトランジスタで構成するこ とができた。すなわち、書き込み電圧供給用トランジス タ416 としてNチャネル型MOSトランジスタを使用す ると、書き込み用電圧Vppは、該Nチャネル型MOSト ランジスタの閾値電圧分だけ低くなってセルトランジス 夕MC。のドレインに印加されることになる。

【0062】ところで、近年、フラッシュメモリを使用する場合にも、例えば、5ポルト単一電源化の要求に応じて、書き込み用電圧を低電圧化する必要が生じている。このように、例えば、5ポルト単一電源によりフラッシュメモリを駆動する場合には、書き込み電圧供給用トランジスタ416の閾値電圧により供給電圧が書き込み用電圧Vppよりも低下して効率のよい書き込み用電圧のドレイン端子への供給が難しくなる。

【0063】本発明に係る半導体記憶装置の第4の形態は、書き込み電圧供給用トランジスタでの閾値電圧による書き込みドレイン電圧の低下を防止することによって、書き込み用電圧の低電圧化においても良好なデータの書き込みを実現することを目的とする。図35は本発

明の半導体記憶装置の第4の形態の一実施例を示すプロック回路図である。図34に示す関連技術としての半導体記憶装置との比較から明らかなように、本実施例の半導体記憶装置においては、書き込み電圧供給用トランジスタをPチャネル型MOSトランジスタ406で構成し、パッファ回路405に供給する書き込みデータを正論理の信号WDとしている。ここで、図35に示す本実施例のロウアドレスパッファ401,ロウデコーダ404,および、パッファ回路405は、図34に示す関連技術のロウアドレスパッファ403,コラムデコーダ404,および、パッファ回路405は、図34に示す関連技術のロウアドレスパッ 10ファ411,ロウデコーダ412,コラムアドレスパッファ413,コラムデコーダ414,および、パッファ回路415に対応している。尚、参照符号BLはビット線、WLはワード線、そして、Wは書き込み制御信号を示している。

【0064】図35に示す半導体記憶装置において、読み出し時には、ロウアドレスおよびコラムアドレスによりワード線WLおよびビット線BLがそれぞれ一本ずつ選択され、センスアンプ407によりその選択されたメモリセルMC。(セルトランジスタ)が電流を流すか否かにより、該選択されたセルトランジスタに書き込まれてい20る内容がデータ"1"或いはデータ"0"かを判別して出力する。

【0065】データ書き込み時には、書き込み制御信号 Wにより、各ワード線およびビット線の選択信号が書き 込み用電圧Vppとされる。このとき、書き込みデータW Dは、パッファ回路405 により書き込み用電圧Vppのレ ベルの信号に変換される。そして、書き込み電圧供給用 トランジスタ406 のゲート信号が低レベル "L" になる と、該トランジスタ406 がオンして書き込み用電圧Vpp がバス線408 に供給される。ここで、図35に示す本実 30 施例のフラッシュメモリ(半導体記憶装置)において は、書き込み電圧供給用トランジスタ406 がPチャネル 型MOSトランジスタで構成されているので、該トラン ジスタ406 のソースに印加される書き込み用電圧Vpp は、該トランジスタ406 の閾値電圧分だけ電圧降下され ることなく、バス線408 の電位を書き込み用電圧Vpp付 近まで上昇させることができ、セルトランジスタMC。の ドレイン端子に対して効率よく書き込み用電圧Vppを印 加させることができる。従って、例えば、フラッシュメ モリを5ボルト単一電源で使用する場合にも、低電圧化 40 された書き込み用電圧Vppを使用して有効にデータの書 き込み処理を行なうことが可能となる。

【0066】図36は本発明の半導体記憶装置の第4の 形態の他の実施例の要部を示す回路図であり、図34に 示す関連技術の半導体記憶装置における書き込み電圧供 給用トランジスタおよびパッファ回路に対応する部分を 示す回路図である。図36に示されるように、本実施例 においては、書き込み電圧供給用トランジスタ426を、 図34に示す関連技術の半導体記憶装置と同様に、Nチャネル型MOSトランジスタで構成している。しかし、 24

図3 4に示す関連技術の半導体記憶装置におけるバッファ回路417 を、Nチャネル型MOSトランジスタ4251,4252,4253,インパータ4255,4256,4257,および、容量4253によるブートストラップ回路で構成するようになっている。ここで、図36に示すブートストラップ回路は、書き込みデータWDが高レベル"H"から低レベル"L"へ変化すると、トランジスタ4251のゲートは高レベル"H"となり、その後、トランジスタ4252のゲートは低レベル"L"となることによりノードN40の電位が上昇する。このとき、容量4253によりトランジスタ4251のゲートはさらに昇圧され、最終的には、約Vpp+Vccのレベルまで上昇することになる。この電位を書き込み電圧供給用トランジスタ426のゲートに印加すれば、バス線(418)の電位はほぼ書き込み用電圧Vppまで上昇することになる。

【0067】これにより、Nチャネル型MOSトランジスタで構成した書き込み電圧供給用トランジスタ426のゲートに対して、書き込み用電圧Vpp以上に昇圧されたデータ信号を印加し、バス線に対して書き込み用電圧Vppと同等の電圧を供給して低電圧化された書き込み用電圧Vppを使用して有効にデータの書き込み処理を行なうことが可能となる。

【0068】上述したように、本発明の半導体記憶装置の第4の形態によれば、書き込み電圧供給用トランジスタでの閾値電圧による書き込みドレイン電圧の低下を防止することによって、書き込み電圧の低電圧化においても良好なデータの書き込みを実現することができる。

【0069】次に、図37~図45を参照して本発明に係る半導体記憶装置の第5の形態を説明する。図37は本発明に係る半導体記憶装置の第5の形態に対応する従来の半導体記憶装置(フラッシュメモリ)の一例を示すブロック回路図である。同図において、参照符号512はロウデコーダ,514はコラムデコーダ,517はセンスアンプ,そして,519はソース電源回路を示している。また、参照符号MCはNチャネル型MISトランジスタで構成されたメモリセルトランジスタ(メモリセル),WLはワード線,BLはビット線,そして、SLはソース線を示している。ここで、ソース電源回路519は、ソース線SLを介してメモリセルアレイにおける各メモリセルトランジスタのソースに接続され、電気的に一括消去を行えるようになっている。また、メモリセルMCは図33に示すものと同様である。

【0070】図38は図37の半導体記憶装置におけるロウデコーダ512の構成を示す回路図、図39はコラムデコーダ514の構成を示す回路図、そして、図40はコラムデコーダ514におけるビット線トランスファーゲート5145の構成を示す回路図である。図38に示されるように、ロウデコーダ512は、電源回路5121、ロウアドレスが供給されるゲートRG1~RGn、該ゲートRG1~

5122, および、電源回路5121と低電位電源Vss(グランドレベルGND: 0 ボルト)との間に設けられワード線WLのレベルを制御するインバータ(トランジスタ5123, 5124)を備えている。これにより、例えば、入力されるロウアドレスが全て高レベル"II"となってゲート $RG_1 \sim RG_1$ がオンするアドレスに対応したワード線(選択ワード線)WLには、トランジスタ5123を介して電源回路5121の出力(Vcc)を印加し、他の非選択ワード線WLには、トランジスタ5124を介して低電位電圧(Vss: 0ボルト)を印加するようになっている。

【0071】図39に示されるように、コラムデコーダ514は、電源回路5141、コラムアドレスが供給されるゲートCG1~CGm と電源回路5141との間に設けられたトランジスタ5142、ビット線トランスファーゲート5145、および、電源回路5121と低電位電源Vssとの間に設けられビット線トランスファーゲート5145を制御するインバータ(トランジスタ5143、5144)を備えている。これにより、例えば、入力されるコラムアドレスが全て高レベル"H"となってゲートCG1~CGmがオンするアドレスに対応したビット線(選択20ビット線)BLをセンスアンプ517に接続するようになっている。

【0072】ここで、図40に示されるように、複数のビット線トランスファーゲート51451~5145mがバス線(BUS)を介して1つのセンスアンプ517に接続され、ビット線トランスファーゲート51451~5145mにおける選択された1つのビット線(選択ビット線)だけがセンスアンプ517に接続されるようになっている。そして、上述した選択ワード線と選択ビット線との交点に一するメモリセルMCの内容がセンスアンプ517を介して出力さ30れるようになっている。

【0073】ところで、フラッシュメモリは、電気的に 全ビットの一括消去が可能であり、一括消去を行う際に は回路技術上の簡便さから一般的に全てのセルトランジ スタ(メモリセルMC)に対して同時に同様の消去動作 を行う。そして、この消去動作は、全てのセルトランジ スタが消去されるまで繰り返される。しかしながら、セ ルアレイ中には統計的な理由により、比較的消去が容易 なセルトランジスタおよび比較的消去が困難なセルトラ ンジスタが混在している。そのため、上述したような方 40 法で全ビットの一括消去を行うと、消去が容易なセルト ランジスタと消去が困難なセルトランジスタの特性的な 差が非常に大きい場合、消去が容易なセルトランジスタ に対する消去動作が必要以上になされてしまう。ここ で、セルトランジスタの特性的な差は、ウエハープロセ ス的なゆらぎや、長時間にわたる書き込み/消去の繰り 返しによるストレス等により、比較的容易に出現し得 る。

【0074】また、フラシュメモリのセルトランジスタ に対する書き込みおよび消去動作は、通常、セルトラン *50* 26

ジスタのフローティングゲートに対する電荷の注入および放出により行われる。そのため、上述したような必要以上に消去動作のなされたメモリセルMCは、見掛け上、書き込まれた際とは逆の極性の電荷がフローティングゲートに注入される(フローティングゲートが正に帯電する)ことになる。このような状態を過剰消去(オーバーイレース)の状態と呼ぶ。

【0075】さて、不揮発性半導体記憶装置(フラッシ ュメモリ)の場合、一般的に、セルアレイはNOR型と 10 呼ばれる構成を取っている。このNOR型の不揮発性半 **導体記憶装置において、セルトランジスタ(Nチャネル** 型MISトランジスタ)のドレインは、ピット線毎に共 通接続され、一様にバイアスを与えた状態で、選択する セルトランジスタのゲートにだけバイアス (正の電圧) を与え、且つ、非選択のセルトランジスタのゲートには バイアスを与えない (0ポルト) ことより、所定のセル トランジスタ(メモリセル)を選択するようになってい る。尚、全てのセルトランジスタのソースはソース電源 回路519 を介して接地されている。ここで、セルトラン ジスタは、エンハンスメント型のMISトランジスタ (Nチャネル型MISトランジスタ) を用いるため、非 選択のセルトランジスタは電流を流さず、選択されたセ ルトランジスタのみがフローティングゲート中の電荷の 量に応じて電流を流したり或いは流さなかったりする。 この選択されたセルトランジスタを流れる電流に応じて データ "0" およびデータ "1" が割り当てられるよう になっている。

【0076】フラッシュメモリにおいては、エンハンスメント型のセルトランジスタに対して上述した過剰消去が生じると、セルトランジスタは見掛け上デプリション型に特性が変じてしまう。そして、NOR型のセルアレイを用いた場合、非選択のセルトランジスタはゲートにバイアスを与えない状態では電流を流さないようにしているが、過剰消去が生じたセルトランジスタは見掛け上デプリション型の特性を示すため、非選択のセルトランジスタであっても電流を流してしまう。このため、例え、選択されたセルトランジスタが電流を流さない状態であっても、過剰消去の非選択のセルトランジスタが電流を流さない状態であっても、過剰消去の非選択のセルトランジスタが電流を流すため、データ"0"とデータ"1"とが誤って判定される場合が生じるという問題がある。

【0077】本発明に係る半導体記憶装置の第5の形態は、過剰消去を起こしたセルトランジスタが存在してもデータを正確に読み出すことを目的とする。図41は本発明に係る半導体記憶装置(フラッシュメモリ)の第5の形態の一実施例を示すブロック回路図である。同図において、参照符号502はロウデコーダ、504はコラムデコーダ、507はセンスアンプ、そして、509はソース電源回路を示している。ここで、本実施例の半導体記憶装置は、基本的には、図37を参照して説明した半導体記憶装置と同様であり、その説明は省略するが、ロウデコーダ50

2 の構成が異なっている。

【0078】図42は図41の半導体記憶装置における ロウデコーダ502 の構成を示す回路図である。同図に示 されるように、本実施例のロウデコーダ502 は、所定の 正電圧を発生する正電源回路5021, ロウアドレスが供給 されるゲートRG1~RGn, 該ゲートRG1~RGn と 正電源回路5021との間に設けられたトランジスタ5022, 負電源回路5025、および、正電源回路5021と負電源回路 5025との間に設けられワード線WLのレベルを制御する インバータ (トランジスタ5023,5024)を備えている。こ 10 れにより、例えば、入力されるロウアドレスが全て高レ ベル "H" となってゲートRG1 ~RGn がオンするア ドレスに対応したワード線(選択ワード線)WLには、 トランジスタ5123を介して正電源回路5021の出力 (Vc c)を印加し、他の非選択ワード線WLには、トランジ スタ5024を介して負電源回路5025の出力(負の電圧)を 印加するようになっている。尚、負電源回路5025の具体 的な回路としては、図5に示す関連技術としての半導体 記憶装置における負電圧発生回路118 を適用して構成す ることができるのはもちろんである。

【0079】ここで、負電源回路5025の出力は、過剰消 去を起こしてデプリション型となっているセルトランジ スタMCのゲートに印加された場合に、該過剰消去のセ ルトランジスタMCを非選択状態にして電流を流さない ようにする電圧となっている。すなわち、負電源回路50 25の出力は、デプリション型のNチャネル型MISトラ ンジスタ(過剰消去のセルトランジスタ)におけるゲー ト電圧が、閾値電圧以下となるような負の電圧となって いる。これにより、例え、選択されたビット線に過剰消 去のセルトランジスタが存在していても、ワード線によ 30 り選択されたセルトランジスタに書き込まれた内容がセ ンスアンプ507を介して正確に出力されることになる。

【0080】図43は本発明に係る半導体記憶装置の第 5の形態の他の実施例を示すブロック回路図である。同 図において、参照符号5221は、図41におけるロウデコ ーダ502 に対応する第1のロウデコーダ、5222は図41 におけるソース電源回路509の機能および非選択のワー ド線WLに対応するソース線SLに対して選択ビット線 のレベル以上の電圧を印加するための第2のロウデコー ダを示している。ここで、コラムデコーダ524,センスア 40 ンプ527 等の構成は、前述した図41に示すものと同様 である。

【0081】本実施例の半導体記憶装置において、第1 のロウデコーダ5221は、読み出し時の選択ワード線WL に対して通常の電圧Vccを印加し、該選択ワード線WL に接続されたメモリセル(セルトランジスタ)MCを選 択する。また、第2のロウデコーダ5222は、選択ワード 線に接続されたセルトランジスタのソース(SWL)に 対して低電位の電源電圧Vss: 0ボルト)を印加すると

28

セルトランジスタのソースに対して、選択されたピット 線のレベル(ドレイン電圧)以上の電圧を印加するよう になっている。これにより、非選択状態とされている場 合、一括消去により過剰消去状態になったセルトランジ スタに対しても、ゲート電圧がソース電圧よりも低くな るためカットオフ(非選択状態)させることができる。 ここで、読み出し時の非選択ワード線に接続されたメモ リセルのソースに印加する電圧としては、選択されたビ ット線のレベルと同じ電圧に設定してもよい。すなわ ち、過剰消去により、例え、チャネルが生成されていて も、ドレインとソースとの間に電位差がなければ電流は 流れないので、非選択の過剰消去のセルトランジスタが 読み出し動作に影響を与えることない。

【0082】図44は図43の半導体記憶装置における 第1のロウデコーダ5221および第2のロウデコーダ5222 の一例を示す回路図であり、図45は図44の第2の口 ウデコーダの一部を示す回路図である。図44に示され るように、第1のロウデコーダ5221は、電源回路(Vc c)52211, ロウアドレスが供給されたナンドゲート5221 2,および、インパータ52213 で構成され、また、第2の ロウデコーダ5222は、電源回路 (Vcc)52221, ロウアド レスが供給されたナンドゲート52222, インバータ52223, 52224, および、電源回路5225で構成されている。ここ で、電源回路52225 は、読み出し時の非選択ワード線に 接続されたセルトランジスタのソースに対して印加する 選択されたビット線のレベル(ドレイン電圧)以上の電 圧を供給するためのものであり、図45にその一例の回 路を示す。

【0083】以上、説明したように、本発明の半導体記 **憶装置の第5の形態によれば、例えば、フラッシュメモ** リにおける一括消去により過剰消去のメモリセルが生じ た場合であっても、正常にデータ"0"或いはデータ "1"を正確に読み出すことができ、ウエハープロセス 上のゆらぎや、長時間に渡る書き込み/消去の繰り返し に等による過剰消去が存在してもデータを正確に読み出 すことで歩留りの向上およびデバイスの信頼性の大幅な 向上が期待できる。

【0084】次に、図46~図49を参照して本発明に 係る半導体記憶装置の第6の形態を説明する。まず、本 第6の形態においても、前述した本発明の半導体記憶装 置の第5の形態と同様に、フラッシュメモリにおける一 括消去により過剰消去のメモリセルが生じた場合におい ても正確なデータを読み出すようにしたものである。す なわち、図37~図40を参照して説明したように、フ ラッシュメモリは、電気的に全ビットの一括消去が可能 であり、一括消去を行う際には回路技術上の簡便さから 一般的に全てのセルトランジスタ(メモリセルMC)に 対して同時に同様の消去動作を行い、この消去動作を全 てのセルトランジスタが消去されるまで繰り返すように 共に、読み出し時の非選択ワード線に接続された全ての 50 なっている。しかしながら、セルアレイ中には、比較的

消去が容易なセルトランジスタおよび比較的消去が困難 なセルトランジスタが混在しているため、全ビットの一 括消去を行うと、消去が容易なセルトランジスタに対す る消去動作が必要以上になされて過剰消去となってしま う。そして、セルトランジスタの特性的な差は、ウエハ ープロセス的なゆらぎや長時間にわたる書き込み/消去 の繰り返しによるストレス等により比較的容易に出現し 得るため、過剰消去セルの出現も比較的頻繁に生じるこ とになっている。ここで、フラッシュメモリのセルトラ ンジスタに対する書き込みおよび消去動作は、図37~ 10 凶40を参照して説明した通りである。

【0085】また、フラッシュメモリの場合、一般的 に、セルアレイはNOR型と呼ばれる構成を取ってお り、Nチャネル型MISトランジスタ(セルトランジス タ)のドレインは、ビット線毎に共通接続され、一様に パイアスを与えた状態で、選択するセルトランジスタの ゲートにだけ正のパイアス電圧を与え、且つ、非選択の セルトランジスタのゲートにはパイアスを与えない(0 ボルト)ことより、所定のセルトランジスタを選択する ようになっている。ここで、セルトランジスタは、エン 20 ハンスメント型のNチャネル型MISトランジスタを用 いるため、非選択のセルトランジスタは電流を流さず、 選択されたセルトランジスタのみがフローティングゲー ト中の電荷の量に応じて電流を流したり或いは流さなか ったりする。この選択されたセルトランジスタを流れる 電流に応じてデータ "0" およびデータ "1" が割り当 てられるようになっている。

【0086】フラッシュメモリにおいては、エンハンス メント型のセルトランジスタに対して上述した過剰消去 が生じると、セルトランジスタは見掛け上デプリション 30 型に特性が変じてしまう。そして、NOR型のセルアレ イを用いた場合、非選択のセルトランジスタはゲートに バイアスを与えない状態では電流を流さないようにして いるが、過剰消去が生じたセルトランジスタは見掛け上 デプリション型の特性を示すため、非選択のセルトラン ジスタであっても電流を流してしまう。このため、例 え、選択されたセルトランジスタが電流を流さない状態 であっても、過剰消去の非選択のセルトランジスタが電 流を流すため、データ"0"とデータ"1"とが誤って 判定される場合が生じるという問題がある。

【0087】本発明に係る半導体記憶装置の第6の形態 は、過剰消去を起こしたセルトランジスタが生じたら、 該過剰消去セルを救済して、正確なデータを読み出すよ うにすることを目的とする。図46は本発明に係る半導 体記憶装置の第6の形態の要部を示す回路図である。同 図において、参照符号602 はロウデコーダ,604はコラム デコーダ, そして,607はセンスアンプを示している。ま た、参照符号MCはNチャネル型MISトランジスタで 構成されたメモリセルトランジスタ (メモリセル), WL 1,WL2 はワード線, そして, BLはビット線を示して 50 を実効する。さらに、ステップS614 に進んで、過剰消

30 いる。ここで、メモリセルMCは図33に示すものと同 様である。

【0088】図47は図46における半導体記憶装置の センスアンプ607 の一例を示す回路凶であり、Nチャネ ル型MOSトランジスタ6071,6072,6073,6074,6075,607 7 およびPチャネル型MOSトランジスタ6076,6078 で 構成されている。本第6の形態において、例えば、一括 消去により過剰消去を起こしたセルトランジスタ(過剰 消去セル)を検出するには、一括消去処理が行われたメ モリセルアレイに対して、まず、ロウデコーダ602 によ り全てのワード線WL1,WL2,…を低レベル"L"と し、次に、コラムデコーダ604 によりコラムゲートG60 1, G602, …を順次選択してビット線BL1, BL2, …を順 次センスアンプ607 に接続する。このとき、センスアン プ607 の出力は、過剰消去セルが接続されているピット 線が選択されたときに低レベル "L" となるため、セン スアンプ607 の出力が低レベル "L" となるビット線を 選択し、その状態において、センスアンプ607のトラン ジスタ6077をオンとして該センスアンプ607 の駆動電流 を増大して、過剰消去セルが電流を流さないようにす る。さらに、ロウデコーダ602 によりワード線WL1,W L2,…をスキャンして、センスアンプ607 の出力が高レ ベル "H"となるセルトランジスタが過剰消去セルとし て検出される。

【0089】図48は本発明に係る半導体記憶装置の第 6の形態が適用されるシステムの一例を概略的に示すプ ロック図である。同図において、参照符号610 はフラッ シュメモリ,620は読み出し専用メモリ (ROM),そし て,630は中央処理装置(CPU)を示している。図48 に示すシステムでは、後述する図49に示すアルゴリズ ムをROM620に格納しておき、CPU630 が該アルゴ リズムに従ってフラッシュメモリ610 を制御するように なっている。すなわち、CPU630 は、ROM620 に格 納されたアルゴリズムに従って、フラッシュメモリ610 における過剰消去セルを救済するようになっている。

【0090】図49は本発明に係る半導体記憶装置の第 6の形態における処理の一例を説明するためのフローチ ャートである。同図に示されるように、フラッシュメモ リの消去処理が開始されると、ステップS611 におい て、消去前書き込み処理を行う。この消去前書き込み処 理は、フラッシュメモリのメモリセルアレイを一括消去 する前に、メモリセルアレイの全てのセルトランジスタ に対してデータ"0"の書き込み処理を行うものであ

【0091】次に、ステップS612 において一括消去を 行うと共に、ステップS613 において消去ベリファイを 行う。すなわち、メモリセルアレイの全てのセルトラン ジスタに対して、一括的に、少しずつフローティングゲ ートからの電子の放出を行わせるようにして、消去処理 去セルが存在するかどうかの過剰消去チェックを行う。ここで、ステップ S 614 において、過剰消去セルが存在しないと判別されると(過剰消去チェックをパスすると)消去処理は終了し、また、過剰消去セルが存在すると判別されると(過剰消去チェックでフェイルになると)ステップ S 615 に進む。尚、ステップ S 614 における過剰消去チェックは、図 4 6 および図 4 7 を参照して説明したように、過剰消去となっているセルトランジスタを1つだけ検出することになる。

【0092】ステップS615 において、ステップS614 10 で検出された1つの過剰消去セル(過剰消去ビット)に対して書き込み処理を行い、ステップS616 に進んで、ステップS614 と同様な過剰消去チェックを行う。ここで、ステップS615 における書き込み処理により、ステップS614 で検出された1つの過剰消去セルの過剰消去 状態がなくなり正常な消去の状態になったとすると、他に過剰消去セルがなければ、ステップS617 に進んで、ステップS613 と同様な消去ベリファイを行う。そして、ステップS617 の消去ベリファイを行う。そして、ステップS617 の消去ベリファイをパスすれば、消去処理は終了し、また、ステップS618 およびS619 において、消去および消去ベリファイを行う。

【0093】一方、ステップS615 における書き込み処理により、ステップS614 で検出された1つの過剰消去セルの過剰消去状態がなくなり正常な消去の状態になったが、他にも過剰消去セルが存在すれば、ステップS616 において、ステップS614で検出された過剰消去セルとは異なる他の1つの過剰消去セルが検出され、ステップS615 に戻って書き込み処理が行われる。このようにして、メモリセルアレイにおける全ての過剰消去セルに 30対して1つずつ書き込み処理が行われて、全ての過剰消去セルを正常な消去状態にする。

【0094】ここで、図49に示す消去処理は、前述したように、例えば、図48に示すシステムのROM620に格納しておき、それをCPU630が読み出して処理することもできるが、フラッシュメモリ自体に図49に示す消去処理を実現するような論理回路等を内蔵してハード的に構成することも可能である。上述したように、本発明の半導体記憶装置の第6の形態によれば、過剰消去を起こしたセルトランジスタを救済して、正確なデータを読み出すようにすることができ、ウエハープロセス上のゆらぎや、長時間に渡る書き込み/消去の繰り返しに等による過剰消去が存在してもデータを正確に読み出すことで歩留りの向上およびデバイスの信頼性の大幅な向上が期待できる。

【0095】次に、図50~図61を参照して本発明に なっている 係る半導体記憶装置の第7の形態を説明する。図50は 通にした 第 本発明の半導体記憶装置の第7の形態に使用するメモリ クB1, B2 セル (MC)を示し、電気的一括消去型不揮発性半導体 りプロック 記憶装置(フラッシュメモリ)におけるセルトランジス 50 っている。 32

タ(メモリセルMC)の動作を説明するための図である。同図に示されるように、セルトランジスタは、ソースードレイン間にどの領域とも絶縁されたフローティングゲートFGが設けられ、該フローティングゲートFGの上にコントロールゲートCGを形成して構成されている。

【0096】書き込み時には、ドレイン領域DDに印加するドレイン電圧Vdを、例えば、6ポルトとし、コントロールゲートCGに印加するゲート電圧Vgを書き込む み用電圧(消去用電圧) Vppとし、ソース領域SSに印加するソース電圧Vsを零ポルトとして、ドレイン端子(DD)からフローティングゲート(FG)に電子を注入してデータ"0"を書き込む。

【0097】消去時には、ゲート電圧Vg およびドレイン電圧Vd をオープン(フローティング状態)とし、ソース電圧Vs を消去用電圧Vppとして、フローティングゲート(FG)からソース端子(SS)に電子を引き抜いて消去(データ"1"の書き込み)を行う。また、読み出し時には、ゲート電圧Vg を電源電圧Vccとし、ドレイン電圧Vd を1ポルト程度とし、そして、ソース電圧Vs を零ポルトとして、ドレイン電流が流れるか否かでセルトランジスタに書き込まれているデータが"1"か"0"かを判別する。

【0098】図51は本発明に係る半導体記憶装置の第7の形態に対応する関連技術の半導体記憶装置の一例を示すプロック回路図である。同図において、参照符号710はプロックアドレスバッファ,7101,7102はプロック選択ゲート,711はロウアドレスバッファ,712はロウデコーダ,713はコラムアドレスバッファ,714はコラムデコーダ,715はデータ1/0バッファ,716は書き込み回路,717はセンスアンプ,そして,7191,7192はソース電源回路を示している。また、参照符号BLはピット線、WLはワード線、MCはメモリセルを示し、また、Wは書き込み時に高レベル"H"となる書き込み制御信号、Eは消去時に高レベル"H"となる消去制御信号を示している。

【0099】図51に示す半導体記憶装置における動作は、例えば、前述した図2に示す関連技術の半導体記憶装置と基本的には同様であるが、図51に示す半導体記憶装置では、プロックアドレスバッファ710 およびプロック選択ゲート7101,7102 がさらに設けられている。すなわち、図51に示す半導体記憶装置においては、複数のブロックB1,B2 が設けられ、ブロックアドレスバッファ710 からのブロック選択信号によりブロック選択ゲート7101,7102 を選択して任意の一つのブロックを書き込み回路716 或いはセンスアンプ717 に接続するようになっている。ここで、メモリセルアレイは、ソースを共通にした2つのブロックB1,B2 で構成され、各ブロックB1,B2 に設けられたソース電源回路7191,7192 によりブロック毎に消去(ブロック消去)が行えるようになっている。

【0100】図51の半導体記憶装置において、消去時には、高レベル "H"となる消去信号Eがロウアドレスパッファ711、コラムアドレスパッファ713 に入力され、ロウアドレスパッファ711 およびコラムアドレスパッファ713 の出力を非選択論理(例えば、相補出力が共に低レベル "L")とし、全てのワード線WLおよびピット線BLが非選択となる。さらに、消去信号Eはブロックアドレスパッファ710からのブロック選択信号と共にソース電源回路7191、7192 に入力され、例えば、該ブロック選択信号が高レベル "H"となる所定の1つのソース 10電源回路を消去用電圧Vppとして、所定のブロックの消去が実行される。

【0101】また、書き込み時には、高レベル"H"となる書き込み制御信号Wがロウアドレスバッファ711,コラムアドレスパッファ713 に入力され、ロウデコーダ712 およびコラムデコーダ714 に入力され、これにより、ワード線WLは書き込みレベルVppとされ、また、ビット線BLはブロック選択信号により選択されたブロック選択ゲート7101,7102 を介して書き込み回路716 に接線される。ここで、書き込み回路716 から選択されたブロックの所定のビット線BLには、書き込み電圧(例えば、6ポルト)が供給され、書き込みが実行される。

【0102】上述した図51に示す関連技術の半導体記憶装置では、プロック消去を実行することは可能であるが、両プロック(複数プロック)を同時に消去することは不可能である。すなわち、図51の半導体記憶装置では、各プロック毎の消去をシーケンシャルに行って、複数プロックの消去を行うようになっている。さらに、消去後のベリファイに関しても、消去を行ったプロック毎のベリファイをシーケンシャルに行うようになっている。そのため、複数プロックを消去する場合には、長時間を要すると共に、ベリファイ処理も複雑化することになっている。

【0103】本発明に係る半導体記憶装置の第7の形態 は、複数プロックを同時に消去すると共に、複数ブロッ クを同時に消去した場合でも簡単にベリファイを実効す ることを目的とする。図52は本発明に係る半導体記憶 装置の第7の形態の一実施例を示すブロック回路図であ る。同図において、参照符号701 はプロックアドレスバ ッファ,7021,7022は期待値データ格納回路,7031,7032は 40 一致回路,704は論理回路 (ナンドゲート),721 はロウア ドレスバッファ,722はロウデコーダ,723はコラムアドレ スパッファ,724はコラムデコーダ,725はデータ1/0 バッ ファ,7261,7262は書き込み回路,7271,7272はセンスアン プ, そして,7091,7092はソース電源回路を示している。 また、参照符号BLはピット線、WLはワード線、MC はメモリセルを示し、また、Wは書き込み時に高レベル "H"となる書き込み制御信号、Eは消去時に高レベル "H"となる消去制御信号を示している。すなわち、図 52に示す実施例は、図51の関連技術の半導体記憶装 50

置に対して、期待値データ格納回路7021,7022,一致回路 7031,7032,マルチプレクサ (データI/O バッファ)725,

7031,7032,マルチプレクサ (データI/O バッファ)725, および,ナンドゲート704 が追加された構成となってい ス

34

【0104】まず、消去時においては、ブロックアドレスバッファ701からの出力信号で選択されるソース電源回路7091,7092のいずれかに選択信号をラッチ制御信号してを高レベル"H"としてラッチさせる。この後、消去制御信号Eを高レベル"H"として選択信号がラッチされたソース電源回路の全てを動作させ、これにより複数ブロックの消去処理を同時に実効する。

【0105】図53は図52の半導体記憶装置における ソース電源回路の一例を示す回路図であり、図54は期 待値データ格納回路の一例を示す回路図、そして、図5 5は一致回路の一例を示す回路図である。図53に示さ れるように、ソース電源回路7091(7092)は、プロックア ドレス信号(プロック選択信号)およびラッチ制御信号 が入力されたナンドゲート731 と、ラッチ回路を構成す るナンドゲート732 およびインパータ733 と、該ラッチ 回路の出力および消去制御信号Eが入力されたナンドゲ ート734 と、消去用電源(Vpp) が印加されたPチャネル 型MOSトランジスタ736,737 およびNチャネル型MO Sトランジスタ738 を備えて構成されている。また、図 5 4 に示されるように、期待値データ格納回路7021(702 2) は、インバータ741,744,745,746,750,および、ナンド ゲート742,743,747,748,749 を備えて構成されている。 ここで、ナンドゲート743 およびインバータ744 はラッ チ回路を構成し、該ラッチ回路の出力は反転制御信号IN V に応じて制御されるようになっている。さらに、図5 5に示されるように、一致回路7031(7032)は、インバー タ753, ナンドゲート751, 752, 755, および, エクスクルー シブオアゲート754 を備えて構成されている。ここで、 ナンドゲート752 およびインバータ753 はラッチ回路を 構成し、センスアンプ7271(7272)の出力(センスアンプ データ) と期待値データ格納回路7021(7022)の出力(リ ファレンスデータ)とが一致するか否かの判定を行うよ うになっている。

【0106】上述した各回路により、まず、ブロックアドレス信号をラッチして行う消去動作においては、そのラッチした消去回路のみを消去制御信号 "E"で動作させるようになっており、また、消去前書き込みでは、同様にラッチ制御信号LTを高レベル "H"とすることにより書き込みデータ "0"を期待値データ格納回路7021(7022)にラッチするようになっている。この場合、ブロックアドレス信号によって選択された期待値データ格納回路7021(7022)にデータ I/Oバッファ725 からデータ "0"を転送し、該データ "0"をラッチ制御信号LTを高レベル "H"とすることでラッチするようになっている。ここで、一致回路7031(7032)の出力は、選択されたブロック以外では強制的に高レベル "H"を出力させ

ている。

35

るようになっている。以上により、書き込み制御信号W を高レベル "H" として書き込みを実行させると、選択 された複数のブロックは同時に書き込みが実行される。

【0107】次に、ペリファイ時には、期待値データ格 納回路7021(7022)に格納された期待値データと、センス アンプ7271 (7272) の出力とが比較されナンドゲート704 へ一致回路7031および7032の出力が送られる。もし、書 き込みが充分に行なわれればセンスアンプ出力は低レベ ル "L"となるから、一致信号出力は高レベル"H"と なり、全てのセルプロックにデータが書き込まれると、 ナンドゲート704 のペリファイ出力VER は低レベル "L"となって書き込みが全プロックの所定アドレスで 終了したことが確認できる。ここで、消去ベリファイ時 には、反転信号INVにより期待値データを反転してベリ ファイすれば、もし、全ての選択されたプロック中の所 定のアドレスデータがデータ"1"となった場合、書き 込みと同様にベリファイ出力VER が低レベル"L"とな ってデータ消去が行なわれたことが検出できる。このよ うに、本実施例の半導体記憶装置によれば、一致回路70 31(7032)の全ての出力が高レベル "H" の時だけ、ナン 20 ドゲート704 の出力が低レベル "L" となり、一つでも 出力が低レベル"L"となる一致回路が存在すれば、不 良ビットが存在することが確認されることになる。

【0108】図56は本発明に係る半導体記憶装置の第 7の形態の他の実施例を示すプロック回路図である。図 56に示す半導体記憶装置は、上述した図52の半導体 記憶装置における期待値データ格納回路7021(7022)を、 期待値データ発生回路7041(7042)に置き換えるようにし たものである。図52に示す半導体記憶装置において は、消去前の書き込みおよび消去するのに必要なリファ 30 レンスデータは、全ビットともデータ"0"或いはデー タ "1" であるため、ランダムデータを格納する手段を 使用しなくても実現は可能である。しかしながら、図5 6に示す本実施例においては、ブロックアドレス信号に より選択された期待値データ発生回路7041(7042)にその 選択信号をラッチ制御信号LTを高レベル"H"とする ことによってラッチするようになっている。そして、ラ ッチされた期待値データ発生回路7041(7042)からは、強 制的にデータ"0"が発生される。また、消去時には、 反転制御信号INV によりその期待値データを反転させれ 40 ば、前述したのと同様な消去ベリファイも可能となる。

【0109】図57は図56の半導体記憶装置における 期待値データ発生回路の一例を示す回路図である。同図 に示されるように、期待値データ発生回路7041(7042) は、インバータ763,764,767,768,ナンドゲート761,762, 766,769,770,および、ノアゲート765 を備えて構成され ている。ここで、ナンドゲート762 およびインバータ76 3 はラッチ回路を構成している。この図57に示す期待 値データ発生回路7041(7042)では、アドレスデータ信号 (プロック選択信号) をラッチ回路(762,763) にラッチ 50 すると、リファレンスデータは強制的に低レベル"L" となり、また、反転制御信号INV を高レベル"H"とす ると、リファレンスデータは高レベル "H" となる。

36

【0110】凶58は本発明に係る半導体記憶装置の第 7の形態のさらに他の実施例を示すプロック回路図であ る。図58に示す実施例においては、図52の期待値デ ー夕格納回路7021(7022),書き込み回路7261(7262)およ び一致回路7031(7032)を、プロック選択信号格納回路70 51(7052), 書き込み回路7161(7162)およびデータ反転回 路7061(7062)に置き換えた構成となっている。すなわ ち、本実施例では、ブロック選択信号格納回路7051(705 2) に格納された選択信号により、消去前書き込みおよび そのベリファイと消去ベリファイを制御するようになっ

【0111】図58に示す半導体記憶装置において、ま ず、消去前書き込み時には、プロック選択信号(プロッ クドレス信号)により所定のプロックのセルに書き込み を行なう。ここで、データ反転回路7061(7062)は、セン スアンプ7271(7272)のデータを消去ベリファイ時と書き 込みベリファイ時とで反転させる機能を持ち、書き込み および消去が十分に行なわれると出力が高レベル "H" となるようにされている。また、このとき非選択のプロ ックにおいては、ブロック選択信号格納回路7051(7052) の出力信号により常に高レベル "H" となるようにされ ている。これにより、前述のような消去前書き込みおよ び消去を実現することができる。

【0112】図59は図58の半導体記憶装置における プロック選択信号格納回路の一例を示す回路図、図60 は書き込み回路の一例を示す回路図、そして、図61は データ反転回路の一例を示す回路図である。図59に示 されるように、ブロック選択信号格納回路7051(7052) は、プロックアドレス信号(プロック選択信号) および ラッチ制御信号が入力されたナンドゲート771 と、ラッ チ回路を構成するナンドゲート772 およびインパータ77 3 で構成されている。また、図60に示されるように、 書き込み回路7161(7162)は、インバータ781,ノアゲート 782, ナンドゲート783, および、書き込み用電源(Vpp) が 印加された P チャネル型MOSトランジスタ785,786 お よびNチャネル型MOSトランジスタ787 を備えて構成 されている。さらに、図61に示されるように、データ 反転回路7061(7062)は、インバータ792,793 およびナン ドゲート791,794,795,796 を備えて構成されている。そ して、反転信号INV に応じてセンスアンプ7271(7272)の 出力を反転してナンドゲート704 へ供給するようになっ ている。

【0113】図59に示すブロック選択信号格納回路70 51(7052)において、ブロックアドレス信号をラッチ制御 信号LTの高レベル"H"に従ってラッチ回路(772.77) 3) にラッチする構成となっている。そして、選択信号 のラッチされたブロックでは、入力データのレベルにか

かわらず、書き込み制御信号Wを高レベル"H"とする ことによりバス線に書き込み電圧Vppを印加するように なっている。

【0114】図61に示すデータ反転回路7061(7062)において、書き込みベリファイ時には反転制御信号INVを低レベル"L"とすると、センスアンプ7271(7272)の出力が低レベル"L"(書き込みが行なわれた状態)となって、ナンドゲート704への出力が高レベル"H"となる。また、消去ベリファイ時には、反転制御信号INVを高レベル"H"とする。ここで、非選択ブロックにおい10ではブロック選択信号(ブロックアドレス信号)が低レベル"L"となり、ナンドゲート704への出力は強制的に高レベル"H"となる。これにより、任意のブロックを同時に消去を実行できるようになる。尚、マルチプレクサ725は、書き込みデータおよびセンスアンプデータをブロック選択アドレスに従って、所定のブロックに供給し、また、所定のブロックのデータを出力するかを制御するものである。

【0115】以上、説明したように、本発明に係る半導体記憶装置の第7の形態によれば、各セルブロックのソ 20一ス電源回路にブロック選択信号のラッチ回路を備え、同時に各セルソース電源回路を動作させると共に、各セルブロックにセンスアンプとベリファイの期待値データ発生回路とセンスアンプ出力と期待値の一致を確認する回路を備え、且つ、該一致回路の出力の論理積をとる回路を備えることによって、同時に消去およびベリファイを行なうことが可能となる。

[0116]

【発明の効果】以上、詳述したように、本発明の半導体記憶装置の第1の形態によれば、ワード線冗長を有効に 30 導入できるとともに、安定した書き込みおよび各ベリファイが可能となり、高歩留りで高性能なデバイスを実現することができる。本発明の半導体記憶装置の第2の形態によれば、リアルセルにおける複数の欠陥を冗長セルで置き換える場合に回路の増大を少なくして対応することができ、チップ面積を小さくすることができる。また、リアルセルにおける複数の欠陥を置き換えることができるため、大容量の半導体記憶装置を高歩留りで且つ低コストで提供することができる。

【0117】本発明の半導体記憶装置の第3の形態によ 40 れば、劣化による書き換え時間の増大を見込んだ最大回数n (n<N) により出荷試験を行うことによって、ユーザ側での最大回数Nを保証することができる。本発明の半導体記憶装置の第4の形態によれば、書き込み電圧供給用トランジスタでの閾値電圧による書き込みドレイン電圧の低下を防止することによって、書き込み電圧の低電圧化においても良好なデータの書き込みを実現することができる。

【0118】本発明の半導体記憶装置の第5の形態によ 対応する従来の半導体記憶装 れば、過剰消去を起こしたセルトランジスタが存在して 50 を示すプロック回路図である。

38

もデータを正確に読み出すことができる。本発明の半導体記憶装置の第6の形態によれば、過剰消去を起こしたセルトランジスタを救済して、正確なデータを読み出すようにすることができる。本発明に係る半導体記憶装置の第7の形態によれば、複数プロックを同時に消去すると共に、複数プロックを同時に消去した場合でも簡単にベリファイを実効することができる。

【図面の簡単な説明】

【図1】本発明に係る半導体記憶装置の第1の形態の一 の 実施例を示すプロック回路図である。

【図2】本発明に係る半導体記憶装置の第1の形態に対 応する関連技術の半導体記憶装置の一例を示すプロック 回路図である。

【図3】図2の半導体記憶装置におけるコラムアドレス バッファの一例を示す回路図である。

【図4】図2の半導体記憶装置におけるロウアドレスバッファの一例を示す回路図である。

【図5】図2の半導体記憶装置におけるロウデコーダの 一例を示す回路図である。

⑦ 【図6】図2の半導体記憶装置におけるコラムデコーダ の一例を示す回路図である。

【図7】図2の半導体記憶装置における書き込み回路の ---例を示す回路図である。

【図8】図2の半導体記憶装置におけるソース電源回路 の一例を示す回路図である。

【図9】図2の半導体記憶装置におけるセンスアンプの 一例を示す回路図である。

【図10】図2の半導体記憶装置における書き込み特性 曲線の一例を示す図である。

【図11】本発明が適用される半導体記憶装置に使用するメモリセルの動作を説明するための図である。

【図12】図1の半導体記憶装置におけるロウアドレス バッファの一例を示す回路図である。

【図13】図1の半導体記憶装置におけるロウデコーダ の一例の要部を示す回路図である。

【図14】図1の半導体記憶装置における一致回路の一 例を示す回路図である。

【図15】図1の半導体記憶装置におけるロウデコーダ の一例の要部を示す回路図である。

7 【図16】図15の回路に印加される信号の波形を示す 図である。

【図17】図1の半導体記憶装置におけるベリファイ電 圧発生回路の一例を示す回路図である。

【図18】図1の半導体記憶装置におけるセンスアンプの一例を示す回路図である。

【図19】図18のセンスアンプに供給する制御信号を 作成する論理回路の一例を示す回路図である。

【図20】本発明に係る半導体記憶装置の第2の形態に 対応する従来の半導体記憶装置における冗長回路の一例 を示すプロック回路図である。

【図21】図20に示す従来の冗長回路の構成例を示す 図である。

【図22】図20に示す従来の冗長回路を使用した半導 体記憶装置の一例を示すプロック図である。

【図23】本発明に係る半導体記憶装置の第2の形態に おける冗長回路の一実施例を示すプロック回路図であ る。

【図24】図23に示す本発明の冗長回路が適用される 半導体記憶装置におけるリアルセルおよび冗長セルの構 成を示すプロック図である。

【凶25】凶23に示す本発明の冗長回路を使用した半 導体記憶装置の一例を示すプロック図である。

【図26】本発明に係る半導体記憶装置の第2の形態に おける冗長回路の他の実施例を示すプロック回路図であ る。

【図27】本発明に係る半導体記憶装置の第2の形態に おける冗長回路のさらに他の実施例を示すプロック回路 図である。

【図28】図27に示す本発明の冗長回路を使用した半 導体記憶装置の一例を示すプロック図である。

【図29】本発明に係る半導体記憶装置の第3の形態に おける内部書き込みアルゴリズムを示すフローチャート である。

【図30】本発明の半導体記憶装置の第3の形態の一実 施例を示すプロック図である。

【図31】図30の半導体記憶装置における要部の回路 例を示す図である。

【図32】図31の回路の動作を説明するためのタイミ ング図である。

【図33】本発明に係る半導体記憶装置の第4の形態に 30 一例を示す回路図である。 おけるメモリセルの動作を説明するための図である。

【図34】本発明の半導体記憶装置の第4の形態に対応 する関連技術としての半導体記憶装置の一例を示すプロ ック回路図である。

【図35】本発明の半導体記憶装置の第4の形態の一実 施例を示すプロック回路図である。

【図36】本発明の半導体記憶装置の第4の形態の他の 実施例の要部を示す回路図である。

【図37】本発明に係る半導体記憶装置の第5の形態に 対応する従来の半導体記憶装置の一例を示すプロック回 40 路図である。

【図38】図37の半導体記憶装置におけるロウデコー ダの構成を示す回路図である。

【図39】図37の半導体記憶装置におけるコラムデコ ーダの構成を示す回路図である。

【図40】図39のコラムデコーダにおけるビット線ト ランスファーゲートの構成を示す回路図である。

【図41】本発明に係る半導体記憶装置の第5の形態の 一実施例を示すブロック回路図である。

【図42】図41の半導体記憶装置におけるロウデコー 50 107 …センスアンプ

ダの構成を示す回路図である。

【図43】本発明に係る半導体記憶装置の第5の形態の 他の実施例を示すプロック回路図である。

40

【図44】図43の半導体記憶装置における第1および 第2のロウデコーダの一例を示す回路図である。

【図45】図44の第2のロウデコーダの一部を示す回 路図である。

【図46】本発明に係る半導体記憶装置の第6の形態の 要部を示す回路図である。

【図47】図46における半導体記憶装置のセンスアン 10 プの一例を示す回路図である。

【図48】本発明に係る半導体記憶装置の第6の形態が 適用されるシステムの一例を概略的に示すプロック図で

【図49】本発明に係る半導体記憶装置の第6の形態に おける処理の一例を説明するためのフローチャートであ

【図50】本発明の半導体記憶装置の第7の形態に使用 するメモリセルの動作を説明するための図である。

【図51】本発明に係る半導体記憶装置の第7の形態に 対応する関連技術の半導体記憶装置の一例を示すプロッ ク回路図である。

【図52】本発明に係る半導体記憶装置の第7の形態の 一実施例を示すブロック回路図である。

【図53】図52の半導体記憶装置におけるソース電源 回路の一例を示す回路図である。

【図54】図52の半導体記憶装置における期待値デー 夕格納回路の一例を示す回路図である。

【図55】図52の半導体記憶装置における一致回路の

【図56】本発明に係る半導体記憶装置の第7の形態の 他の実施例を示すブロック回路図である。

【図57】図56の半導体記憶装置における期待値デー 夕発生回路の一例を示す回路図である。

【図58】本発明に係る半導体記憶装置の第7の形態の さらに他の実施例を示すプロック回路図である。

【図59】図58の半導体記憶装置におけるブロック選 択信号格納回路の一例を示す回路図である。

【図60】図58の半導体記憶装置における書き込み回 路の一例を示す回路図である。

【図61】図58の半導体記憶装置におけるデータ反転 回路の一例を示す回路図である。

【符号の説明】

101 …ロウアドレスバッファ

102 …ロウデコーダ

103 …コラムアドレスバッファ

104 …コラムデコーダ

105 ···データI/0 バッファ

106 …書き込み回路

108 …負電圧発生回路

109 …ソース電源回路

120 …一致回路

130 …冗長ロウデコーダ

140 …ベリファイ電圧発生回路

200 …冗長回路

201A, 201B …ヒューズ

202 …抵抗器

203 …インパータ

204 …アドレス比較回路

205 …冗長セル選択回路

206 …冗長セル

207 …リアルセル選択回路

208 …リアルセル

209 …データ読み出し回路

311 …書き込み制御回路

312 …書き込みパルス発生回路

313 …セルアレイ

314 …パルスカウンタ

315 …スイッチ部

316 …停止信号発生回路

317 …高電圧検出回路

401 …ロウアドレスパッファ

402 …ロウデコーダ

403 …コラムアドレスパッファ

404 …コラムデコーダ

405 …バッファ回路

【図3】

図 2 の半導体記憶装置におけるコラムアドレスパッファ の一例を示す回路図

【図8】

図2の半導体記憶装置におけるソース電源回路の 一例を示す回路図である

ちの 図1の半導体記憶装置におけるロウデコーダの一例の 要部を示す回路図

<u>119</u> E → **→** セルソース 42

406 …書き込み電圧供給用トランジスタ (Pチャネル型

MOSトランジスタ)

407 …センスアンプ

408 …パス線

502 …ロウデコーダ

504 …コラムデコーダ

507 …センスアンプ

509 …ソース電源回路

5221…第1のロウデコーダ

10 5222…第2のロウデコーダ

602 …ロウデコーダ

604 …コラムデコーダ

607 …センスアンプ

610 …フラッシュメモリ

620 ··· ROM

630 ... C P U

704 …論理回路 (ナンドゲート)

721 …ロウアドレスパッファ

722 …ロウデコーダ

20 723 …コラムアドレスパッファ

724 …コラムデコーダ

725 …データI/O バッファ (マルチプレクサ)

7021,7022 …期待値データ格納回路

7031,7032 …一致回路


7041,7042 …期待値データ発生回路

7051,7052 …ブロック選択信号格納回路

7061,7062 …データ反転回路

【図4】

図 L の半導体記憶装置におけるロウアドレスパッファ の一例を示す回路図




【図15】

 $\begin{array}{c} \phi_R \\ E \\ \phi_W \end{array}$


[図1]

本発明に係る半導体記憶装置の第1の形態の一実施例を 示すプロック回路図




【図7】

図2の半導体記憶装置における書き込み回路の 一例を示す回路図




【図13】

図1の半導体配憶装置におけるロウアドレスパッファ の一例を示す回路図




【図2】

本発明に係る半導体配備装置の第1の形態に対応する関連技術 の半導体配備装置の一例を示すプロック回路図




【図5】

図2の半導体記憶装置におけるロウデコーダの 一例を示す回路図




[図6]

図2の半導体配憶装置におけるコラムダコーダの 一例を示す回路図



【図10】

半導体配置装置における書き込み特性曲線の 一例を示す図




【図16】

図15の回路に印加される信号の被形を示す図




[図9]

図2の半導体記憶装置におけるセンスアンプの 一例を示す回路図



【図11】

本発明の第1の形態が適用される半導体記憶装置に 使用するメモリセルの動作を説明するための図



 Vg
 Vd
 Vs

 書き込み +高電圧
 Vdw
 0 V


 読み出し
 Vcc
 ~1 V
 0 V

 消去
 一高電圧
 オープン
 Vcc

Vccは、読み出し電源電圧 +高電圧は~10V Vdmは書き込み時 -高電圧は~-10Vドレイン電圧


【図12】

図!の半導体記憶装置におけるロウアドレスパッファの 一例を示す回路図




【図17】

図1の半導体配憶装置におけるベリアァイ電圧発生 回路の一例を示す回路図




【図14】

図1の半導体記憶装置における一致回路の一側を示す回路図




[図18]

図 (の半導体配憶装置におけるセンスアンプの一例を 示す回路図




【図19】

図18のセンスアンプに供給する制御信号を作成する 論型回路の一例を示す回路図




【図20】

本発明に係る半導体配憶設備の第2の影態に対応する 従来の半導体配憶装置における冗長回路の一例を示す プロック回路図




[図21]

図20に示す従来の冗長回路の構成例を示す図




【図22】

図21に示す従来の冗長回路を使用した半導体配億装置の 一例を示すプロック図




[図23]

本発明に係る半導体記憶装置の第2の形態における 冗長回路の一実施例を示すプロック回路図




[図24]

図23に示す本発明の冗長回路が適用される半導体記憶装置 におけるリアルセルおよび冗長セルの構成を示す図




[図26]

本発明に係る半導体記憶装置の第2の形態における 冗長回路の他の実施例を示すプロック回路図




【図25】

図23に示す本発明の冗長回路を使用した半導体記憶装置の 一例を示すプロック図




【図27】

本発明に係る半導体記憶装置の第2の形態における 冗長回路のさらに他の実施例を示すプロック回路図




[図28]

図27に示す本発明の冗長回路を使用した半導体記憶装置 の一例を示すプロック図




[図32]

図31の回路の動作を説明するためのタイミング図




[図29]

本発明に係る半導体記憶装置の第3の形態における基礎となる 内部書き込みアルゴリズムの一例を示すフローチャート




【図30】

本発明の半導体配信装置の第3の形態の一実施例を 示すプロック図




【図31】

図30の半導体記憶装置における要部の回路例を示す図




【図34】

本発明の半導体記憶装置の第4の形態に対応する関連技術 としての半導体記憶装置の一例を示すプロック回路図



[図33]

本発明に係る半導体配憶装置の第4の形態における メモリセルの動作を説明するための図




バイアス関係 Vd Vg Vs 競み出し ~1 V Vcc Vss 書き込み 高電圧 Vpp Vss

> Vcc:読み出し電圧 Vpp:含き込み電圧 Vas:GND

【図35】

本発明の半導体配憶装置の第4の形態の一実施例を 示すブロック回路図




[図36]

本発明の半導体記憶装置の第4の形態の他の実施例 の要都を示す回路図





本発明に係る半導体配像装置の第5の形態に対応する 従来の半導体配像装置の一例を示すプロック回路図



[図38]


図37の半導体配憶装置におけるロウデコーダの 構成を示す回路図






[図39]

図87の半導体記憶装置におけるコラムデコーダの 構成を示す回路図




【図40】

図39のコラムデコーダにおけるピット線トランスファー ゲートの構成を示す回路図




【図42】

図41の半導体記憶装置におけるロウデコーダの構成を 示す回路図




【図41】

本発明に係る半導体配**性装置の**第5の形態の一実施例を 示すプロック回路図



【図43】


本発明に係る半導体記憶装置の第5の形態の他の 実施例を示すプロック回路図




[図44]

図43の半導体配信袋屋における第1および第2の ロウデコーダの一例を示す回路図








【図45】


[図46]

本発明に係る半導体配憶装置の第 8 の形態の要部を 示す回路図



【図47】


図46における半導体記憶装置のセンスアンプの 一例を示す回路図



【図59】

図58の半導体記憶装置におけるプロック選択信号格納回路 の一例を示す回路図


7051 (7052)



【図60】


図58の半導体配憶装置における書き込み回路の一例を 示す回路図

7161 (7162)




[図48]

本発明に係る半導体記憶装置の第 6 の形態が適用される システムの一例を顧略的に示すプロック図



【図50】

本発明の半導体配憶装置の第7の形態に使用するメモリセル の動作を説明するための図



 Vg
 Vd
 Vs

 続み出し
 Vcc
 1 V
 0 V


 書き込み
 Vpp
 6 V
 0 V

 消去
 オープン
 オープン
 Vpl

Vpp 書き込み/消去用電源 Vcc 読み出し用電源


【図49】

本発明に係る半導体配值装置の第 8 の形態における処理の 一側を説明するためのフローチャート




【図51】

本発明に係る半導体配律装置の第7の形態に対応する関連技術 の半導体記憶装置の一例を示すプロック回路図



[図52]


本発明に係る半導体記憶装置の第7の影館の一実施例を 示すプロック回路図



7021, 7022…期待位データ格納回路 7031, 7032…一致回路


【図55】

図52の半導体記憶装置における一致回路の一例を示す回路図




[図53]

図52の半導体記憶装置におけるソース電源回路の一例を示す回路図




【図54】

図52の半導体記憶装置における期待値データ格納回路の 一例を示す回路図



【図56】


本発明に係る半導体記憶装置の第7の形態の他の実施例を 示すプロック回路関



7031, 7032…一教回路 7041, 7042…期特値データ発生回路


【図61】

図58の半導体記憶装置におけるデータ反転回路の 一例を示す回路図




【図57】

図58の半導体記憶装置における期待値データ発生回路の 一例を示す回路図



【図58】

本発明に係る半導体配信装置の第7の影響のさらに他の 実施例を示すプロック図



7051, 7052…ブロック選択信号格制回路 7061, 7062…データ反転回路

フロントページの続き

(51) Int. Cl. 5

識別記号 庁内整理番号

FΙ

技術表示箇所

(72)発明者 山下 実

G11C 16/06 H01L 27/115

> 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

(72)発明者 笠 靖

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 板野 清義

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内